逻辑门电路
3 逻辑门电路
3.1 MOS逻辑门电路
3.2TTL逻辑门电路
*3.3 射极耦合逻辑门电路
射极耦合逻辑门电路
*3.4 砷化镓逻辑门电路
砷化镓逻辑门电路
3.5逻辑描述中的几个问题
逻辑门电路使用中的几个实际问题3.6 逻辑门电路使用中的几个实际问题*3.7用VerilogHDL描述逻辑门电路
3.逻辑门电路
教学基本要求：
1、了解半导体器件的开关特性。
2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。
3、学会门电路逻辑功能分析方法。
4、掌握逻辑门的主要参数及在应用中的接口问题。
3.1 MOS逻辑门
数字集成电路简介
3.1.1 数字集成电路简介
3.1.2 逻辑门的一般特性
逻辑门的一般特性
及其等效电路
3.1.3MOS开关
开关及其等效电路
3.1.4CMOS反相器
3.1.5CMOS逻辑门电路
门电路3.1.6CMOS漏极开路门和三态输出
漏极开路门和三态输出门电路3.1.7CMOS传输门
3.1.8CMOS逻辑门电路的技术参数
1 、逻辑门
逻辑门::实现基本逻辑运算和复合逻辑运算的单元电路。2、 逻辑门电路的分类
二极管门电路三极管门电路TTL 门电路MOS 门电路
PMOS 门CMOS 门
逻辑门电路
分立门电路
集成门电路
NMOS 门3.1.1 数字集成电路简介
数字集成电路简介
1.CMOS 集成电路
集成电路::广泛应用于超大规模、甚大规模集成电路
4000系列74HC 74HCT 74VHC 74VHCT 速度慢
与TTL 不兼容抗干扰功耗低
74LVC 74VAUC 速度加快与TTL 兼容负载能力强抗干扰功耗低
速度两倍于74HC 与TTL 兼容负载能力强抗干扰功耗低
低(超低超低))电压速度更加快与TTL 兼容负载能力强抗干扰功耗低
74系列
74LS 系列
74AS 系列
74ALS
2.TTL 集成电路集成电路:
:广泛应用于中大规模集成电路
3.1.1 数字集成电路简介
3.1.2 逻辑门电路的一般特性
1. 1. 输入和输出的高、低电平
输入和输出的高、低电平 v O v I 驱动门G 1
负载门G 2 1
1
输出高电平的下限值 V OH(min OH(min)
)输入低电平的上限值输入低电平的上限值
V IL(max IL(max))输入高电平的下限值输入高电平的下限值 V IL(min IL(min))输出低电平的上限值 V OH(max OH(max)
)输出高电平
+V DD DD
V OH OH(
(min )V OL
OL((max max)) 0
G 1门v O 范围
v O
输出
低电平
输入高电平
V IH IH((min ) V IL IL((max max)
) +V DD DD 0
G 2门v I 范围
输入低电平
v I
V NH —当前级门输出高电平的最小值时值时允许负向噪声电压的最大值允许负向噪声电压的最大值允许负向噪声电压的最大值。
。负载门输入高电平时的噪声容限：V NL —当前级门输出低电平的最大
值时值时允许正向噪声电压的最大值
允许正向噪声电压的最大值负载门输入低电平时的噪声容限：2. 噪声容限
V NH =V OH(min OH(min))－V IH(min IH(min)
)
V NL =V IL(max IL(max))－V OL(max OL(max)
)在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力
1
驱动门
v o
1
负载门 v I
噪声
类型参数
74HC V DD =5V 74HCT V DD =5V 74LVC V DD =3.3V 74AUC V DD =1.8V t PLH 或
t PHL (ns (ns)
)7
8
2.1
0.9
3.传输延迟时间
传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。
CMOS 电路传输延迟时间
t PHL 输出 50% 90%
50% 10%
t PLH
t f
t r
输入
50%
50% 10%
90%
4. 4. 功耗
功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流I D 与电源电压V DD 的乘积。
5. 5. 延时
延时?功耗积是速度功耗综合性的指标是速度功耗综合性的指标..延时?功耗积功耗积，用符号
，用符号DP 表示扇入数：取决于逻辑门的输入端的个数。
6. 6. 扇入与扇出数
扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，对于TTL 门电路来说，静态功耗是主要的。
CMOS 电路的静态功耗非常低，CMOS 门电路有动态功耗
扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。（a)a)带拉电流负载
带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。)
(I )(I N 负载门驱动门IH OH OH
=
高电平高电平扇出数
扇出数:I OH :驱动门的输出端为高电平电流
I IH :负载门的输入电流为
负载门的输入电流为。。
(b)带灌电流负载
)
(I )(I N 负载门驱动门IL OL OL
=
当负载门的个数增加时，总的灌电流I OL 将增加，同时也将引起输出低电压V OL 的升高。当输出为低电平，并且保证不超过输出低电平的上限值。
I OL ：驱动门的输出端为低电平电流I IL ：负载门输入端电流之和
电路类型电源电
压/V
传输延
迟时间
/ns
静态功耗
/mW
功耗－延迟积
/mW
mW-ns
-ns
直流噪声容限输出逻
辑摆幅
/V
V NL/V V NH/V
TTL
CT54/74＋51015150 1.2 2.2 3.5 CT54LS/74LS＋57.52150.40.5 3.5 HTL＋158530255077.513 ECL
CE10K系列－5.2225500.1550.1250.8 CE100K系列－4.50.7540300.1350.1300.8
CMOS V DD=5V＋5455×10－3225 ×10－3 2.2 3.45 V DD=15V＋151215×10－3180 ×10－3 6.59.015
高速CMOS＋581×10－38 ×10－3 1.0 1.55 各类数字集成电路主要性能参数的比较
3.1.3 MOS 开关及其等效电路
：MOS 管工作在可变电阻区，输出低电平
: MOS 管截止，管截止，
输出高电平当υI < V T 当υI > V T
MOS 管相当于一个由v GS 控制的无触点开关。
MOS 管工作在可变电阻区，相当于开关“闭合”，输出为低电平。
MOS 管截止，相当于开关“断开”输出为低电平。当输入为低电平时：当输入为高电平时：
3.1.4 CMOS 反相器
1.1.工作原理
工作原理A
L
1
+V DD
+10V
D 1
S 1v i
v O
T N
T P D 2
S 2
0V
+10V v i
v GSN v GSP T N
T P
v O
0 V 0V -10V 截止导通10 V
10 V 10V
0V
导通截止0 V
V TN = 2 V
V TP = ? 2 V
逻辑图
A
L =逻辑表达式
v i (A)
v O (L (L)
)1逻辑真值表
10
)
V V V TP TN DD (+＞
作图分析：
P沟道MOS管输出特性曲线坐标变换
输入高电平时的工作情况输入低电平时的工作情况
2. 电压电压传输特性和电流传输特性
传输特性和电流传输特性)
v (f v I O =电压传输特性
3.CMOS 反相器反相器的工作速度的工作速度在由于电路具有互补对称的性质，它的开通时间与关
闭时间是相等的。平均延迟时间：10 ns 。
带电容负载
A B T N1 T P1 T N2 T P2L 0 00 11 01 1
截止导通截止导通导通导通导通截止截止
导通
截止截止截止截止导通导通11
10
与非门1.CMOS 与非门v A
+V DD +10V
T P1T N1T P2
T N2
A
B
L
v B
v L
A
B
&
(a)电路结构
(b)工作原理
V TN = 2 V V TP = ? 2 V
0V
10V
N 输入的与非门的电路?
输入端增加有什么问题?
3.1.5 CMOS 逻辑门
或非门
B
A L +=2.CMOS 或非门
+V DD +10V
T P1
T N1
T N2
T P2
A B
L
A B
T N1 T P1 T N2 T P2L
0 00 11 01 1
截止导通截止导通导通导通
导通
截止截止
导通截止截止截止截止导通导通1000
A B
≥1
0V
10V
V TN = 2 V
V TP = ? 2 V
N 输入的或非门的电路的结构?输入端增加有什么问题?
第2章逻辑门电路 2.1 题图2.1(a)画出了几种两输入端的门电路，试对应题图2.1(b)中的A、B波形画出各门的输出F1～ F6的波形。 题图2.1 解: 2.2试判断题图2.2各电路中的三极管T处于什么工作状态? 并求出各电路的输出F1～F6。
题图2.2 解: (a) I bs = 3105010?V =0.2mA i b =3 10 507.06??V V =0.106mA i b < I bs T 1放大 F 1=E C -i C R C =10V-50×0.106×10-3×103=10V-5.3V=4.7V (b) I bs = 3 103205??V =0.083mA i b =3 10 107.05??V V =0.43mA i b > I bs T 2饱和，F 2≈0 (c) I bs = C C R E β=3 1023015??V =0.25mA i b = 310107.05??V V -3 10507.02?+V V =0.106mA i b >I bs 所以T 3饱和 F 2≈0
(d) 因为V be4<0 所以T 4截止 F 2=12V (e) I bs =310 4503.0)10(5?????V V V =0.07mA i b = 3 3104511027.0)10(5??+????V V V =0.069mA i b ≈ I bs T 5临界饱和 F 5≈5V (f) 因为V be6=0 所以T 6管截止 F 6=10V 2.3 在题图2.3中，若输入为矩形脉冲信号，其高、低电平分别为5 V 和0.5 V ，求三极管T 和二极 管D 在高、低电平下的工作状态及相应的输出电压F 。 题图2.3 解: A=0.5V 时，V be <0 所以，T 截止，F=E D +0.7V=4.7V
3 逻辑门电路 3.1 MOS 逻辑门电路 3.1.2 求下列情况下TTL 逻辑门的扇出数：（1）74LS 门驱动同类门；（2）74LS 门驱动74ALS 系列TTL 门。 解：首先分别求出拉电流工作时的扇出数N OH 和灌电流工作时的扇出数N OL ，两者中的最小值即为扇出数。 从附录A 可查得74LS 系列电流参数的数值为I OH =0.4mA ，I OL =8mA ，I IH =0.02mA,I IL =0.4mA ；74ALS 系列输入电流参数的数值为I IH =0.02mA ，I IL =0.1mA ，其实省略了表示电流流向的符号。 （1） 根据（3.1.4）和式（3.1.5）计算扇出数 74LS 系列驱动同类门时，输出为高电平的扇出数 0.4200.02OH OH IH I mA N I mA === 输出为低电平的扇出数 8200.4OL OL IL I mA N I mA = == 所以，74LS 系列驱动同类门时的扇出数N O 为20。 （2） 同理可计算出74LS 系列驱动74ALS 系列时，有 0.4200.02OH OH IH I mA N I mA === 8800.1OL OL IL I mA N I mA = == 所以，74LS 系列驱动74ALS 系列时的扇出数N O 为20。 3.1.4 已知图题3.1.4所示各MOSFET 管的 T V =2V ，忽略电阻上的压降，试确定其工作状态（导通或截止）。 解：图题3.1.4（a ）和（c ）的N 沟道增强型MOS ，图题3.1.4（b ）和（d ）为P 沟道增强型MOS 。N 沟道增强型MOS 管得开启电压V T 为正。当GS V ＜V T 时，MOS 管处于截止状态；当GS V ≥V T ，且DS v ≥（GS V —V T ）时，MOS 管处于饱和导通状态。 对于图题3.1.4（a ），GS V =5V ，DS v =5V ，可以判断该MOS 管处于饱和导通状态。对于图题
第20章习题 门电路和组合逻辑电路 S10101B 为实现图逻辑表达式的功能，请将TTL 电路多余输入端C 进行处理（只需一种处理方法），Y 1的C 端应接 ，Y 2的C 端应接 ， 解：接地、悬空 S10203G 在F = AB +CD 的真值表中，F =1的状态有( )。 A. 2个 B. 4个 C. 3个 D. 7个 解：D S10203N 某与非门有A 、B 、C 三个输入变量，当B =1时，其输出为( )。 A. 0 B. 1 C. AC D. AC 解：C S10204B 在数字电路中，晶体管的工作状态为( )。 A. 饱和 B. 放大 C. 饱和或放大 D. 饱和或截止 解：D S10204I 逻辑电路如图所示，其逻辑函数式为( )。 A. B A B A + B. AB B A + C. B A B A + D. A AB + 解：C S10204N 已知F =AB +CD ，选出下列可以肯定使F = 0的情况( )。 A. A = 0，BC = 1 B. B = C = 1 C. C = 1，D = 0 D. AB = 0，CD = 0 解：D S10110B 三态门电路的三种可能的输出状态是 ， ， 。 解：逻辑1、逻辑0、高阻态 1 & B 1 & ≥1
逻辑图和输入A ，B 的波形如图所示，分析当输出F 为“1”的时刻应是( )。 A. t 1 B. t 2 C. t 3 解：A S10211I 图示逻辑电路的逻辑式为( )。 A. F =A B AB + B. B A AB F = C. F =()A B AB + 解：B S10212I 逻辑电路如图所示，其功能相当于一个( )。 A. 门 B. 与非门 C. 异或门 解：C S10216B 图示逻辑电路的逻辑式为( )。 A. F =A B +A B B. F =AB AB + C. F =AB +A B 解：C S10217B 逻辑图如图（a ）所示，输入A 、B 的波形如图（b ），试分析在t 1瞬间输出F 为( )。 A. “1” B. “0” C. 不定 解：B S10218B 图示逻辑符号的逻辑状态表为( )。 A. B. C. 解：B A B F A B F A B F 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1
第一章数字逻辑习题 1．1 数字电路与数字信号 1.1.2 图形代表的二进制数 010110100 1．1．4 一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例 MSB LSB 0 1 2 11 12 （ms） 解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期， T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2 数制 1.2.2 将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于2?4（2）127 （4）2.718解：（2）（127）D= 27 -1=（10000000）B-1=（1111111） B=（177）O=（7F）H （4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H 1.4 二进制代码 1.4.1 将下列十进制数转换为8421BCD 码： （1）43 （3）254.25 解：（43）D=（01000011）BCD 1.4.3 试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。 （1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H （2）@的ASCⅡ码为1000000,(01000000)B=(40)H (3)you 的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43 的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,33 1.6 逻辑函数及其表示方法 1.6.1 在图题1. 6.1 中，已知输入信号A，B`的波形，画出各门电路输出L 的波形。
数电课后答案康华光第五版(完整)
第一章数字逻辑习题1．1数字电路与数字信号 1.1.2 图形代表的二进制数 010110100 1．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例 MSB LSB 0 1 2 11 12 （ms） 解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2数制 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于42 （2）127 （4）2.718 解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H
（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H 1.4二进制代码 1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25 解：（43）D=（01000011）BCD 1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。 （1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H （2）@的ASCⅡ码为1000000,(01000000)B=(40)H (3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,33 1.6逻辑函数及其表示方法 1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
第一章数字逻辑习题 1．1数字电路与数字信号 1.1.2 图形代表的二进制数 010110100 1．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例 MSB LSB 0 1 2 11 12 （ms） 解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2数制 2 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于4（2）127 （4）2.718 解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H （4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H 1.4二进制代码 1.4.1将下列十进制数转换为8421BCD码： （1）43 （3）254.25 解：（43）D=（01000011）BCD 1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。 （1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H （2）@的ASCⅡ码为1000000,(01000000)B=(40)H (3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,33 1.6逻辑函数及其表示方法 1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
第2章逻辑门电路 2.2 基本逻辑门电路 在数字系统中，大量地运用着执行基本逻辑操作的电路，这些电路称为基本逻辑电路或门电路。早期的门电路主要由继电器的触点构成，后来采用二极管、三极管，目前则广泛应用集成电路。 2.2.1 三种基本门电路 1. 二极管与门电路 实现“与”逻辑关系的电路叫做与门电路。由二极管组成的与门电路如图2.5（a）所示，图2.5所示（b）为其逻辑符号。图中A、B为信号的输入端，Y 为信号的输出端。 图2.5 二极管与门 对二极管组成的与门电路分析如下。 （1）A、B都是低电平uY≈0V （2）A是低电平，B是高电平uY≈0V （3）A是高电平，B是低电平uY≈0V （4）A、B都是高电平uY≈5V 从上述分析可知，该电路实现的是与逻辑关系，即“输入有低，输出为低；输入全高，输出为高”，所以，它是一种与门。 2. 二极管或门电路 实现或逻辑关系的电路叫做或门电路。由二极管组成的或门电路如图 2.6所示，其功能分析如下。
图2.6 二极管或门 （1）A、B都是低电平uY=0V （2）A是低电平，B是高电平uY≈5V （3）A是高电平，B是低电平uY≈5V （4）A、B都是高电平uY≈5V 通过上述分析，该电路实现的是或逻辑关系，即“输入有高，输出为高；输入全低，输出为低”，所以，它是一种或门。 3. 三极管非门 实现非逻辑关系的电路叫做非门电路。因为它的输入与输出之间是反相关系，故又称为反相器，其电路如图2.7所示。 图2.7 三极管反相器 2.2.2 DTL与非门 采用二极管门电路和三极管反相器，可组成与非门和或非门扩大逻辑功能，这种电路应用非常广泛。 DTL与非门电路是由二极管与门和三极管反相器串联而成的，其电路图及逻辑符号分别如图2.8（a）和图2.8（b）所示。
1.1.1 一数字信号的波形如图1.1.1所示，试问该波形所代表的二进制数是什么？ 解：0101 1010 1.2.1 试按表1.2.1所列的数字集成电路的分类依据，指出下列器件属于何种集成度器件：(1) 微处理器；(2) IC 计算器；(3) IC 加法器；(4) 逻辑门；(5) 4兆位存储器IC 。 解：(1) 微处理器属于超大规模；(2) IC 计算器属于大规模；(3) IC 加法器属于中规模；(4) 逻辑门属于小规模；(5) 4兆位存储器IC 属于甚大规模。 1.3.1 将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD 码（要求转换误差不大于2-4）： (1) 43 (2) 127 (3) 254.25 (4) 2.718 解：(1) 43D=101011B=53O=2BH ； 43的BCD 编码为0100 0011BCD 。 (2) 127D=1111111B=177O=7FH ； 127的BCD 编码为0001 0010 0111BCD 。 (3) 254.25D=11111110.01B=376.2O=FE.4H ； 0010 0101 0100.0010 0101BCD 。 (4) 2.718D=10.1011 0111B=2.56O=2.B7H ； 0010.0111 0001 1000BCD 。 1.3.3 将下列每一二进制数转换为十六进制码： (1) 101001B (2) 11.01101B 解：(1) 101001B=29H (2) 11.01101B=3.68H 1.3.4 将下列十进制转换为十六进制数： (1) 500D (2) 59D (3) 0.34D (4) 1002.45D 解：(1) 500D=1F4H (2) 59D=3BH (3) 0.34D=0.570AH (4) 1002.45D=3EA.7333H 1.3.5 将下列十六进制数转换为二进制数： (1) 23F.45H (2) A040.51H 解：(1) 23F.45H=10 0011 1111.0100 0101B (2) A040.51H=1010 0000 0100 0000.0101 0001B 1.3.6 将下列十六进制数转换为十进制数： (1) 103.2H (2) A45D.0BCH 解：(1) 103.2H=259.125D (2) A45D.0BCH=41024.046D 2.4.3 解：(1) LSTTL 驱动同类门 mA I OL 8(max)= mA I IL 4.0(max)= 204.08==mA mA N OL mA I OH 4.0(max)= mA I IH 02.0(max)= 2002.04.0==mA mA N OH N=20 (2) LSTTL 驱动基本TTL 门 mA I OL 8(max)= mA I IL 6.1(max)= 56.18==mA mA N OL mA I OH 4.0(max)= mA I IH 04.0(max)= 1004.04.0==mA mA N OH N=5 2.4.5 解： E D BC AB E D BC AB L +++=???=______________________ ____ 2.6.3 解：
第三章 门 电 路 【题3.1】 在图3.2.5所示的正逻辑与门和图3.2.6所示的正逻辑或门电路中,若改用负逻辑,试列出它们的逻辑真值表,并说明Y 和A,B 之间是什么逻辑关系。 图3.2.5的负逻辑真值表 图3.2.6的负逻辑真值表 【题 3.5】已知CMOS 门电路的电源电压5DD V V =，静态电源电流 2DD I A μ=，输入信号为200Z KH 的方波（上升时间和下降时间可忽略不 计），负载电容200L C pF =，功耗电容20pd C pF =，试计算它的静态功耗、动态功耗、总功耗和电源平均电流。 【解】 静态功耗 6 21050.01S DD DD P I V mW mW -==??= 动态功耗 ()()2 125220********* 1.10D L pd DD P C C fV mW mW -=+=+????= 总功耗 0.01 1.10 1.11TOT S D P P P mW =+=+= 电源平均电流 1.11 0.225 TOT DD DD P I mA mA V = = = 【题3.5】已知CMOS 门电路工作在5V 电源电压下的静态电源电流5A μ，在负载电容100L C pF 为，输入信号频率为500Z KH 的方波时的总功耗为1.56mW 试计算该门电路的功耗电容的数值。 【解】 首先计算动态功耗
()31.565510 1.54D TOT S TOT DD DD P P P P I V mW mW -=-=-=-??≈ 根据() 2D L pd DD P C C fV =+得 312252 1.541010010135105D pd L DD P C C F pF fV --???= -=-?≈ ????? 【题3.7】 试分析图P3.7 中各电路的逻辑功能，写出输出逻辑函数式。 A B C DD Y V DD Y （b） A
第三章集成逻辑门 一、选择题 1. 三态门输出高阻状态时，是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3．以下电路中常用于总线应用的有。 A.T S L门 B.O C门 C.漏极开路门 D.C M O S与非门 4．逻辑表达式Y=A B可以用实现。 A.正或门 B.正非门 C.正与门 D.负或门 5．T T L电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。 A.悬空 B.通过电阻 2.7kΩ接电源 C.通过电阻 2.7kΩ接地 D.通过电阻510Ω接地 6．对于T T L与非门闲置输入端的处理，可以。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端并联7．要使T T L与非门工作在转折区，可使输入端对地外接电阻R I。 A.＞R O N B.＜R O F F C.R O F F＜R I＜R O N D.＞R O F F 8．三极管作为开关使用时，要提高开关速度，可。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9．C M O S数字集成电路与T T L数字集成电路相比突出的优点是。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10．与C T4000系列相对应的国际通用标准型号为。 A.C T74S肖特基系列 B.C T74L S低功耗肖特基系列 C.C T74L低功耗系列 D.C T74H高速系列 二、判断题（正确打√，错误的打×） 1．TTL与非门的多余输入端可以接固定高电平。（） 2．当TTL与非门的输入端悬空时相当于输入为逻辑1。（） 3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（） 4．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（） 5．CMOS或非门与TTL或非门的逻辑功能完全相同。（） 6．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（） 7．TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。（） 8．一般TTL门电路的输出端可以直接相连，实现线与。（）
1.1.1一数字信号的波形如图1.1.1所示，试问该波形所代表的二进制数是什么？ 解：0101 1010 1.2.1试按表1.2.1所列的数字集成电路的分类依据，指出下列器件属于何种集成度器件：(1) 微处理器；(2) IC计算器；(3) IC加法器；(4) 逻辑门；(5) 4兆位存储器IC。 解：(1) 微处理器属于超大规模；(2) IC计算器属于大规模；(3) IC加法器属于中规模；(4) 逻辑门属于小规模；(5) 4兆位存储器IC属于甚大规模。 1.3.1将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD码（要求转换误差不大于2-4）： (1) 43 (2) 127 (3) 254.25 (4) 2.718 解：(1) 43D=101011B=53O=2BH；43的BCD编码为0100 0011BCD。 (2) 127D=1111111B=177O=7FH；127的BCD编码为0001 0010 0111BCD。 (3) 254.25D=11111110.01B=376.2O=FE.4H；0010 0101 0100.0010 0101BCD。 (4) 2.718D=10.1011 0111B=2.56O=2.B7H；0010.0111 0001 1000BCD。 1.3.3将下列每一二进制数转换为十六进制码： (1) 101001B (2) 11.01101B 解：(1) 101001B=29H (2) 11.01101B=3.68H 1.3.4将下列十进制转换为十六进制数： (1) 500D (2) 59D (3) 0.34D (4) 1002.45D 解：(1) 500D=1F4H (2) 59D=3BH (3) 0.34D=0.570AH (4) 1002.45D=3EA.7333H
康华光第五版数电答案数电课后答案康华光第 五版(完整) 第一章数字逻辑习题 1．1数字电路与数字信号 1.1.2 图形代表的二进制数 000 1．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例 MSBLSB 0 1 2 11 12 （ms） 解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数， f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2数制 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于
（2）127 （4）2.718 解：（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H （4）（2.718）D=(10.1)B=(2.54)O=(2.B)H 1.4二进制代码 1.4.1将下列十进制数转换为8421BCD码： （1）43 （3）254.25 解：（43）D=（01000011）BCD 1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。 （1）“+”的ASCⅡ码为0011，则（00011）B=（2B）H （2）@的ASCⅡ码为1000000,(01000000)B=(40)H (3)you的ASCⅡ码为本1111001,1111,1101,对应的十六进制数分别为 79,6F,75 (4)43的ASCⅡ码为0100,0110011,对应的十六紧张数分别为34,33 1.6逻辑函数及其表示方法 1.6.1在图题1.6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。 解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答
数 电 复 习 资 料 1、C AB L += 的对偶式为： （ ） A 、 BC A + B 、() C B A + C 、C B A ++ D 、 ABC ； 2、在四变量卡诺图中，逻辑上不相邻的一组最小项为： （ ） A 、 1m 与3m B 、4m 与6m C 、5m 与13m D 、2m 与8m 3、欲表示十进制数的十个数码,需要二进制数码的位数是 ( ) A 、1位 B 、2位 C 、3位 D 、4位 4、 三态门输出高阻状态时，下面说法不正确的是 （ ） A 、用电压表测量指针不动 B 、相当于悬空 C 、电压不高不低 D 、测量电阻指针不动 5、要用n 位二进制数为N 个对象编码，必须满足 （ ） A 、 N = 2n B 、 N ≥ 2n C 、 N ≤ 2n D 、N = n 6、如图1所示，用74LVC161构成的计数器的模数是 （ ） 7、JK 触发器要实现Q n+1≡1时，J 、K 端的取值为 （ ） A 、J=0，K=1 B 、J=0，K=0 C 、J=1，K=1 D 、J=1，K=0 8、在同步计数器中，各触发器状态改变时刻 （ ）A 、相同 B 、不相同 C 、与触发器有关 D 、与电平相同 9、同步时序电路如图2所示，当A=1时其状态方程1 +n Q 为 （ ) A 、01 =+n Q B 、11=+n Q C 、n n Q Q =+1 D 、n n Q Q =+1 10、用555定时器构成单稳态触发器，其输出脉宽为 （ ）A 、0.7RC B 、1.1RC C 、1.4RC D 、1.8Rc A 、模9 B 、模10 C 、模 11 D 、模12 ＞ C P CE T CE P CR PE TC D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 1 C P 74LVC161 1 1 1 1 1 0 图1 =1 T Q A CP Q 图2 任课教师 学号 姓名
3 逻辑门电路 MOS 逻辑门电路 3.1.2 求下列情况下TTL 逻辑门的扇出数：（1）74LS 门驱动同类门；（2）74LS 门驱动74ALS 系列TTL 门。 解：首先分别求出拉电流工作时的扇出数N OH 和灌电流工作时的扇出数N OL ，两者中的最小值即为扇出数。 从附录A 可查得74LS 系列电流参数的数值为I OH =，I OL =8mA ，I IH =,I IL =；74ALS 系列输入电流参数的数值为I IH =，I IL =，其实省略了表示电流流向的符号。 （1） 根据（3.1.4）和式（）计算扇出数 74LS 系列驱动同类门时，输出为高电平的扇出数 0.4200.02OH OH IH I mA N I mA === 输出为低电平的扇出数 8200.4OL OL IL I mA N I mA = == 所以，74LS 系列驱动同类门时的扇出数N O 为20。 （2） 同理可计算出74LS 系列驱动74ALS 系列时，有 0.4200.02OH OH IH I mA N I mA === 8800.1OL OL IL I mA N I mA = == 所以，74LS 系列驱动74ALS 系列时的扇出数N O 为20。 3.1.4 已知图题所示各MOSFET 管的 T V =2V ，忽略电阻上的压降，试确定其工作状态（导 通或截止）。 解：图题3.1.4（a ）和（c ）的N 沟道增强型MOS ，图题（b ）和（d ）为P 沟道增强型MOS 。N 沟道增强型MOS 管得开启电压V T 为正。当GS V ＜V T 时，MOS 管处于截止状态；当GS V ≥V T ，且DS v ≥（GS V —V T ）时，MOS 管处于饱和导通状态。
第三章 门 电 路 【题3.1】 在图3.2.5所示的正逻辑与门和图3.2.6所示的正逻辑或门电路中,若改用负逻辑,试列出它们的逻辑真值表,并说明Y 和A,B 之间是什么逻辑关系。 图3.2.5的负逻辑真值表 图3.2.6的负逻辑真值表 【题 3.5】已知CMOS 门电路的电源电压5DD V V =，静态电源电流 2DD I A μ=，输入信号为200Z KH 的方波（上升时间和下降时间可忽略不 计），负载电容200L C pF =，功耗电容20pd C pF =，试计算它的静态功耗、动态功耗、总功耗和电源平均电流。 【解】 静态功耗 6 21050.01S DD DD P I V mW mW -==??= 动态功耗 ()()2 125220********* 1.10D L pd DD P C C fV mW mW -=+=+????= 总功耗 0.01 1.10 1.11TOT S D P P P mW =+=+= 电源平均电流 1.11 0.225 TOT DD DD P I mA mA V = = = 【题3.5】已知CMOS 门电路工作在5V 电源电压下的静态电源电流5A μ，在负载电容100L C pF 为，输入信号频率为500Z KH 的方波时的总功耗为1.56mW 试计算该门电路的功耗电容的数值。 【解】 首先计算动态功耗
()31.565510 1.54D TOT S TOT DD DD P P P P I V mW mW -=-=-=-??≈ 根据() 2D L pd DD P C C fV =+得 312252 1.541010010135105D pd L DD P C C F pF fV --???= -=-?≈ ????? 【题3.7】 试分析图P3.7 中各电路的逻辑功能，写出输出逻辑函数式。 A B C DD Y V DD Y （b） A
数字电子技术基础第三章习题答案 3-1 如图3-63a~d所示4个TTL门电路，A、B端输入的波形如图e所示，试分别画出F1、F2、F3和F4的波形图。 略 3-2 电路如图3-64a所示，输入A、B的电压波形如图3-64b所示，试画出各个门电路输出端的电压波形。 略 3-3 在图3-7所示的正逻辑与门和图3-8所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明F和A、B之间是什么逻辑关系。 答：（1）图3-7负逻辑真值表 F与A、B之间相当于正逻辑的“或”操作。 （2）图3-8负逻辑真值表 F与A、B之间相当于正逻辑的“与”操作。
3-4 试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，各输入端应如何连接？ 答：三种门经过处理以后均可以实现反相器功能。(1)与非门: 将多余输入端接至高电平或与另一端并联；(2)或非门：将多余输入端接至低电平或与另一端并联；(3) 异或门：将另一个输入端接高电平。 3-5 为了实现图3-65所示的各TTL 门电路输出端所示的逻辑关系，请合理地将多余的输入端进行处理。 答：a ）多余输入端可以悬空，但建议接高电平或与另两个输入端的一端相连； b)多余输入端接低电平或与另两个输入端的一端相连； c) 未用与门的两个输入端至少一端接低电平，另一端可以悬空、接高电平或接低电平； d ）未用或门的两个输入端悬空或都接高电平。 3-6 如要实现图3-66所示各TTL 门电路输出端所示的逻辑关系，请分析电路输入端的连接是否正确？若不正确，请予以改正。 答：a ）不正确。输入电阻过小，相当于接低电平，因此将Ω50提高到至少2K Ω。 b) 不正确。第三脚V CC 应该接低电平。 c ）不正确。万用表一般内阻大于2K Ω，从而使输出结果0。因此多余输入端应接低电平，万用表只能测量A 或B 的输入电压。 3-7 （修改原题，图中横向电阻改为6k Ω，纵向电阻改为3.5 k Ω,β=30改为β=80） 为了提高TTL 与非门的带负载能力，可在其输出端接一个NPN 晶体管，组成如图3-67所示的开关电路。当与非门输出高电平V OH =3.6V 时，晶体管能为负载提供的最大电流是多少？ 答：如果输出高电平，则其输出电流为(3.6-0.7)/6=483u A ，而与非门输出高电平时最大负载电流是400u A ，因此最大电流L I (4000.7/3.5)8016mA =-?=。