第一章，DSP技术概述
1.DSP是什么？DSP芯片又是什么？二者区别？
1）Digtial Signal Processing代表数字信号处理技术，理论，算法。
2）Digital Signal Processor 代表数字信号处理器，既DSP芯片。
3）前者是理论和计算方法上的技术，后者是指实现这些技术的通用或专用可编程微处理器芯片。
2.DSP 芯片按数据格式分类：定点DSP和浮点DSP，
3.字长：计算机一次能够处理的二进制数的位数。
4.存储空间由地址总线的位数决定。
5.堆栈方式：向下生长型
6.定点DSP，TMS320C2x，TMS320C2xx，TMS320C5x，TMS320C54x
浮点DSP，TMS350C3x，TMS320C4x和TMS320C8x，
多处理器：TMS320C6x
7.MAC时间，一次乘法和一次加法的时间，大部分DSP芯片可在一个指令周期内完成一次乘法和一次加法操作。
8.流水线技术是将指令的各个步骤重叠起来执行，而不是一条指令执行完成后，才开始执行下一条指令。
第二章，DSP芯片结构介绍
9.存储器映像寄存器：指用0页数据存储器来当做寄存器用，而不专门设计制作寄存器从而可简化设计，并增加数据储存器的使用灵活性，
10.桶形移位寄存器范围：左移最多31位，右移最多16位。
11.递增：压：先SP+1，再入栈；
弹：先弹栈，再SP-1。
12.MP/MC：微处理器/微型计算机工作方式位
MP/MC=0，允许使能并寻址片内ROM；
MP/MC=1，不能利用片内ROM。
13.OVLY可以允许片内双寻址数据RAM块映射到程序空间，OVLY=0，只能在数据空间而不能在程序空间寻址在片RAM；OVLY=1片内RAM，可以映像到程序空间和数据空间，但是数据页0（0h~7Fh）不能映像到程序空间。
14.TSM320C54x芯片在提高芯片运算速度方面采用了哪些措施？
1）采用了单个指令周期实现乘加运算的处理技术；单周期实现多个运算单元并行处理；数据搬运工作由DMA处理，无需CPU干涉；提供针对高级数学运算（指数，开方，FFT等）的密函数。
2）数据总线（CB DB和EB），将内部各单元（如CPU，数据地址生成电路，程序地址产生逻辑，在片外围电路，以及数据存储器）连接在一起，其中CB和DB传送独自数据存储器的操作数，EB传送写到存储器的数据。
3）地址总线（PAB,CAB,DAB和EAB）：传送执行指令所需的地址。
16.DSP采用多处理单元结构有何好处？
可完成巨大运算量的多处理器系统，即将算法划分给多个处理器，借助高速通信接口来实现计算任务并行处理的多处理器阵列。
17.TSM320C54x芯片的CPU主要包括哪些部分？它们的功能是什么？
1）算术逻辑运算单元（ALU），可完成宽范围的算术逻辑运算；
2）累加器A和B：可用于存放从ALU或乘/加单元输出的数据，也能输入数据到ALU或乘/加单元;
3)桶形移位器:对输入数据进行0~31位的左移，和0~16位的右移；
4）乘法器/加法器：可在一个指令周期里完成17*17位的进制补码乘法运算，也可在一个流水线状态周期内完成一个乘法累加（MAC）运算，
5）比较，选择和存储单元：专为Visterb算法设计的进行加法/比较/选择（ACS）运算的硬件单元；
6）指数编码器：用于支持单周期指令EXP的专用硬件，它可以求出累加器的指数值，并以2的补码方式存到T寄存器中，
7）CPU状态和控制寄存器：ST0和ST1中包含有各种工作条件和工作方式的状态；PMST中包含存储器的设置状态，及其他控制信息，
18.累加器A和B的作用是什么？它们有何区别？
作用：同17.2）在执行MIN和MAX指令或者并行指令时都要用到它们，这时，一个累加器加载数据，另一个完成预算。区别：累加器A的31~16位可以用作乘法器的一个输入。19.STO.ST1.PMST的作用是什么？它们是如何影响DSP工作过程的？
见书P23-P26
20.C54x的总存储空间为192k字，它们由3个可选择的存储空间构成，即64k字的程序存储空间，64k字的数据存储空间和64k字的I/O空间。
21.RAM有两种：单寻址RAM（SARAM）和双寻址RAM （DARAM）：一个周期内访问两次与片外存储器相比，片内存储器具有不需插入等待状态，成本和功耗低等优点。
22.试述三种存储器空间的各自作用是什么？
1）程序存储空间:用于存放要执行的指令和指令执行中所用的系列表；
2）数据存储空间：存放执行指令所用的数据
3）I/O存储空间：与存储器映像外围设备相连接，也可以作为附加的数据存储空间使用。
23.片内DARAM可否用作程序空间？对哪些情况要用两个机器周期才能访问到存储器？
可以。
1）对数据ROM的双操作数寻址时，如果操作数驻留在同一块内，则需要2个周期
2）外围电路寄存器用于对外围电路的控制和存放数据，对它们寻址需要用2个机器周期。
24.定时器由哪些寄存器组成？它们是如何工作的？
定时器寄存器（TIM）、定时器周期寄存器（PRD）和定时器控制寄存器（TCR）
1）标准同步串行口（SP）、缓冲同步串行口（BSP）、多路缓冲串口（McBSP）和时分多路串行口（TDM）
2）串行口由16位数据接受寄存器（DRR）、数据发送寄存器（DXR）、接收移位寄存器（RSR）、发送移位寄存器（XSR）以及控制电路所组成
27.C54x通过插入外部接口由数据总线、地址总线以及一组控
制信号组成，通过独立的空间选择信号DS、PS和IS将物理空间分开
28.C54x通过插入等待状态寻址不同速度的外围设备。
29.存储器读操作只需要一个机器周期。
30.如果I/O读/写操作紧跟在存储器读/写操作之后，则I/O读/写操作需要至少3个周期。
31.软件中断只由程序指令INTR，TRAP或RESET要求的中断，硬件中断指由外围设备信号要求的中断，有两种引发形式，1.受外部中断口信号触发的外部硬件中断2.受片内外围电路信号触发的内部硬件中断。
32.中断向量地址是由PMST寄存器中的IPTR（中断向量指针9位）和左移2位后的中断向量序号（中断向量序号0~31，左移2位后变成7位）所组成。
1.立即数寻址：这种寻址在指令中已经包含有执行指令所需要的操作数，在操作数前面加#字号来说明该操作数位立即数。
2.冯·诺依曼结构应用微处理的程序代码和数据，公用一个公共的存储空间和单一的地址与数据总线，程序存储器区与数据存储区通过识到不同的地址区间来实现的
3.哈佛结构：DSP处理器将程序代码和数据的存储空间分开，各有自己的地址与数据总线。
4.改善的哈佛结构：在哈佛结构的基础上，使程序代码空间和数据存储空间可以进行一定的空间应用，那可以将部分数据放在程序空间和将部分程序放在数据空间。
5.主机接口如何将主机传送来的两个连续的字节，按照**的规则组成16位数给C54x规则如下：HP2c中的BOB位为字节选择位决定第一个字节或第二个字节，作为16位字的高字节还是低字节。BOB=1，第一个字节作为低字节，BOB=0，第一个字节作为高字节。
. 3、若链接器命令文件的MEMORY部分如下所示： MEMORY { PAGE 0: PROG: origin=C00h, length=1000h PAGE 1: DATA: origin=80h, length=200h } 则下面说法不正确的是（A） A、程序存储器配置为4K字大小 B、程序存储器配置为8K字大小 C、数据存储器配置为512字大小 D、数据存储器取名为DATA 6、假定AR3中当前值为200h，AR0中的值为20h，下面说法正确的是（） A、在执行指令*AR3+0B后，AR3的值是200h； B、在执行指令*AR3-0B后，AR3的值为23Fh； C、在执行指令*AR3-0B后，AR3的值是180h； 7、下面对一些常用的伪指令说法正确的是：（D ） A、.def所定义的符号，是在当前模块中使用，而在别的模块中定义的符号； B、.ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号； C、.sect命令定义的段是未初始化的段； D、.usect命令定义的段是未初始化的段。 8、在采用双操作数的间接寻址方式时，要使用到一些辅助寄存器，在此种寻址方式下，下面的 那些辅助寄存器如果使用到了是非法的（ D ） A、AR2 B、AR4 C、AR5 D、AR6 3、假设AR3的当前值为200h，当使用以下TMS320C54XX寻址模式后其中的值为多少？假定 AR0的值为20h。 （1）*AR3+0 （2）*AR3-0 （3）*AR3+ （4）*AR3 2．在直接寻址中，指令代码包含了数据存储器地址的低7 位。当ST1中直接寻址编辑方式位CPL =0 时，与DP相结合形成16位数据存储器地址；当ST1中直接寻址编辑方式位CPL =1 时，加上SP基地址形成数据存储器地址。 3．TMS320C54有两个通用引脚，BIO和XF，BIO 输入引脚可用于监视外部接口器件的状态；XF 输出引脚可以用于与外部接口器件的握手信号。 4．累加器又叫做目的寄存器，它的作用是存放从ALU或乘法器/加法器单元输出的数据。它的存放格式为Array 5．桶形移位器的移位数有三中表达方式：立即数；ASM ；T低6位 6．DSP可以处理双16位或双精度算术运算，当C16=0 双精度运算方式，当C16=1 为双16位运算方式。 20．ST1的C16＝ 0 表示ALU工作在双精度算术运算方式。 7．复位电路有三种方式，分别是上电复位；手动复位；软件复位。 8．立即数寻址指令中在数字或符号常数前面加一个# 号，来表示立即数。 9．位倒序寻址方式中，AR0中存放的是FFT点数的一半。 10．一般，COFF目标文件中包含三个缺省的段：．text 段；．data 段和．bss 段。11．汇编源程序中标号可选，若使用标号，则标号必须从第一列开始；程序中可以有注释，注释在第一列开始时前面需标上星号或分号，但在其它列开始的注释前面只能标分号。 12．C5402有23条外部程序地址线，其程序空间可扩展到1M ，内程序区在第0页。
第二章 2.1 判断下列序列是否是周期序列。若是，请确定它的最小周期。 （1）x(n)=Acos(6 85ππ+n ) （2）x(n)=)8( π-n e j （3）x(n)=Asin(3 43π π+n ) 解 (1)对照正弦型序列的一般公式x(n)=Acos(?ω+n )，得出=ω85π。因此5 16 2=ωπ是有理数，所以是周期序列。最小周期等于N= )5(165 16 取k k =。 （2）对照复指数序列的一般公式x(n)=exp[ωσj +]n,得出81=ω。因此πωπ162=是无理数，所以不是周期序列。 （3）对照正弦型序列的一般公式x(n)=Acos(?ω+n )，又x(n)=Asin(343ππ+n )＝Acos(-2π3 43π π-n )＝Acos(6143-n π)，得出=ω43π。因此3 8 2=ωπ是有理数，所以是周期序列。最小周期等于 N= )3(83 8 取k k = 2.2在图2.2中，x(n)和h(n)分别是线性非移变系统的输入和单位取样响应。计算并列的x(n)和h(n)的线性卷积以得到系统的输出y(n)，并画出y(n)的图形。 (a) 1 11 1 (b) (c) 11 1 11 0 0 -1-1 -1 -1 -1 -1 -1 -1 2 2 2 22 2 3 3 3 3 34 44 … … …n n n n n n x(n)x(n) x(n) h(n)h(n) h(n)2 1 u(n) u(n) u(n)a n ===2 2
解利用线性卷积公式 y(n)=∑∞ -∞ =- k k n h k x) ( ) ( 按照折叠、移位、相乘、相加、的作图方法，计算y(n)的每一个取样值。 (a) y(0)=x(O)h(0)=1 y(l)=x(O)h(1)+x(1)h(O)=3 y(n)=x(O)h(n)+x(1)h(n-1)+x(2)h(n-2)=4,n≥2 (b) x(n)=2δ(n)-δ(n-1) h(n)=-δ(n)+2δ(n-1)+ δ(n-2) y(n)=-2δ(n)+5δ(n-1)= δ(n-3) (c) y(n)= ∑∞ -∞ =-- k k n k n u k u a) ( ) (=∑∞ -∞ = - k k n a= a a n - -+ 1 11 u(n) 2.3 计算线性线性卷积 (1) y(n)=u(n)*u(n) (2) y(n)=λn u(n)*u(n) 解：(1) y(n)= ∑ ∞ -∞ = - k k n u k u) ( ) ( =∑ ∞ = - ) ( ) ( k k n u k u=(n+1),n≥0 即y(n)=(n+1)u(n) (2) y(n)=∑∞ -∞ = - k k k n u k u) ( ) ( λ
第二章 3、处理器工作方式状态寄存器PMST 中的MP/MC、OVLY 和DROM 三个状态位对C54x的存储空间结构各有何影响？ 当OVLY= 0 时，程序存储空间不使用内部RAM。当OVLY= 1 时，程序存储空间使用内部RAM。内部RAM 同时被映射到程序存储空间和数据存储空间。当MP/ MC=0 时，4000H~EFFFH 程序存储空间定义为外部存储器；F000H~FEFFH 程序存储空间定义为内部ROM；当MP/ MC=1 时，4000H~FFFFH 程序存储空间定义为外部存储。DROM=0： 0000H~3FFFH—— 内部RAM ；4000H~FFFFH—— 外部存储器；DROM=1 ：0000H~3FFFH——内部RAM；4000H~EFFFH——外部存储器；F000H~FEFFH——片内ROM；FF00H~FFFFH——保留。 4 、TMS320C54x 芯片的片内外设主要包括哪些电路？ ①通用I/O 引脚②定时器③时钟发生器④主机接口HPI⑤串行通信接口⑥软件可编程等待状态发生器⑦可编程分区转换逻辑 5、TMS320C54x 芯片的流水线操作共有多少个操作阶段？每个阶段执行什么任务？完成一条指令都需要哪些操作周期？ 六个操作阶段:①预取指P;将PC 中的内容加载PAB ②取指F; 将读取到的指令字加载PB③译码D; 若需要，数据1 读地址加载DAB；若需要，数据2 读地址加载CAB；修正辅助寄存器和堆栈指针④寻址A; 数据1 加载DB；数据2 加载CB；若需要，数据3 写地址加载EAB⑤读数R; 数据 1 加载DB；数据 2 加载CB；若需要，数据 3 写地址加载EAB；⑥执行X。执行指令，写数据加载EB。 6、TMS320C54x 芯片的流水线冲突是怎样产生的？有哪些方法可以避免流水线冲突？答：’C54x 的流水线结构，允许多条指令同时利用CPU 的内部资源。由于CPU 的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。解决办法①由CPU 通过延时自动解决；②通过程序解决，如重新安排指令或插入空操作指令。为了避免流水冲突，可以根据等待周期表来选择插入的NOP 指令的数量。 7、TMS320C54x 芯片的串行口有哪几种类型？ 四种串行口：标准同步串行口SP，缓冲同步串行口BSP，时分多路串行口TDM，多路缓冲串行口McBSP。 8 、TMS320VC5402 共有多少可屏蔽中断？它们分别是什么？NMI 和RS 属于哪一类中断源？答：TMS320VC5402 有13 个可屏蔽中断，RS 和NMI 属于外部硬件中断。 9、试分析下列程序的流水线冲突，画出流水线操作图。如何解决流水冲突？ STLM A，AR0 STM #10，AR1 LD *AR1，B 解：流水线图如下图： 解决流水线冲突：最后一条指令（LD *AR1，B）将会产生流水线冲突，在它前面加入一条NOP 指令可以解决流水线冲突。 10、试根据等待周期表，确定下列程序段需要插入几个NOP 指令。 ①LD @GAIN, T STM #input,AR1 MPY *AR1+,A 解：本段程序不需要插入NOP 指令 ②STLM B,AR2 STM #input ,AR3
第2章DSP的硬件结构 DSP的硬件结构： DSP与标准微处理器有许多共同的地方，都是由CPU、存储器、总线、外设、接口、时钟组成。从广义上讲，可以说DSP是一种CPU。但DSP和一般的CPU 又有不同， DSP有自己的一些独特的特点，比如采用哈佛结构、流水线操作、独立的硬件乘法器、独立的DMA总线和控制器等。 Von Neuman结构与Harvard结构： Harvard结构：程序与数据存储空间分开，各有独立的地址总线和数据总线，取指和读数可以同时进行，从而提高速度，目前的水平已达到90亿次浮点运算/秒（9000MFLOPS）。 MIPS--Million Instruction Per Second MFLOPS--Million Floating Operation Per Second 流水操作（pipeline）： 独立的硬件乘法器： 在卷积、数字滤波、FFT、相关、矩阵运算等算法中，都有A(kB(n-k一类的运算，大量重复乘法和累加。 通用计算机的乘法用软件实现，用若干个机器周期。 DSP有硬件乘法器，用MAC指令（取数、乘法、累加）在单周期内完成。 独立的DMA总线和控制器：
有一组或多组独立的DMA总线，与CPU的程序、数据总线并行工作，数据的传递和处理可以独立进行，DMA内部总线与系统总线完全分开，避开了总线使用上的瓶颈。在不影响CPU工作的条件下，DMA速度已达800Mbyte/s。 CPU: 通用微处理器的CPU由ALU和CU组成，其算术运算和逻辑运算通过软件来实现，如加法需要10个机器周期，乘法是一系列的移位和加法，需要数十个机器周期。 DSP的CPU设置硬件乘法器，可以在单周期内完成乘法和累加. 移位: 通用微处理器的移位，每调用一次移位指令移动1-bit DSP可以在一个机器周期内左移或右移多个bit，可以用来对数字定标，使之放大或缩小，以保证精度和防止溢出；还可以用来作定点数和浮点数之间的转换. 溢出: 通用CPU中，溢出发生后，设置溢出标志，不带符号位时回绕，带符号位时反相，带来很大的误差 DSP把移位输出的最高位（MSB）存放在一个位检测状态寄存器中，检测到MSB=1时，就通知下一次会发生溢出，可以采取措施防止. 数据地址发生器（DAG）: 在通用CPU中，数据地址的产生和数据的处理都由ALU来完成 在DSP中，设置了专门的数据地址发生器（实际上是专门的ALU），来产生所需要的数据地址，节省公共ALU的时间. 外设（peripherals）: 时钟发生器（振荡器与PLL） 定时器（Timer） 软件可编程等待状态发生器 通用I/O 同步串口（SSP）与异步串口（ASP）
第一章： 1、数字信号处理的实现方法一般有哪几种？答：数字信号处理的实现是用硬件软件或软硬结合的方法来实现各种算法。 （1）在通用的计算机上用软件实现；（2）在通用计算机系统中加上专用的加速处理机实现；（3）用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理，如数字控制；（4）用通用的可编程DSP 芯片实现。与单片机相比，DSP 芯片具有更加适合于数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法；（5）用专用的DSP 芯片实现。在一些特殊的场合，要求的信号处理速度极高，用通用DSP 芯片很难实现（ 6 ）用基于通用dsp 核的asic 芯片实现。 2、简单的叙述一下dsp 芯片的发展概况？ 答：第一阶段，DSP 的雏形阶段（1980 年前后）。代表产品：S2811 。主要用途：军事或航空航天部门。第二阶段，DSP 的成熟阶段（1990 年前后）。代表产品：TI 公司的TMS320C20 主要用途：通信、计算机领域。第三阶段，DSP 的完善阶段（2000 年以后）。代表产品：TI 公司的TMS320C54 主要用途：各个行业领域。 3、可编程dsp 芯片有哪些特点？ 答：1、采用哈佛结构（1）冯。诺依曼结构，（2 ）哈佛结构（3）改进型哈佛结构2、采用多总线结构 3. 采用流水线技术4、配有专用的硬件乘法-累加器 5、具有特殊的dsp 指令 6、快速的指令周期 7、硬件配置强 8、支持多处理器结构 9 、省电管理和低功耗 4、什么是哈佛结构和冯。诺依曼结构？它们有什么区别？答：哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。 冯。诺依曼结构：该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过条总线分时进行。当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。程序存储器和数据存区别：哈佛：该结构采用双存储空间，储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。冯：当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。 5 、什么是流水线技术？答：每条指令可通过片内多功能单元完成取指、译码、取操作数和执行等多个步骤，实现多条指令的并行执行，从而在不提高系统时钟频率的条件下减少每条指令的执行时间。利用这种流水线结构，加上执行重复操作，就能保证在单指令周期内完成数字信号处理中用得最多的乘法- 累加运算。（图） 6、什么是定点dsp 芯片和浮点dsp 芯片？它们各有什么优缺点？答：若数据以定点格式工作的称为定点DSP 芯片。若数据以浮点格式工作的称为浮点DSP 芯片定点dsp 芯
数字信号处理作业实验题报告 第一章16.(1) 实验目的： 求解差分方程所描述的系统的单位脉冲响应和单位阶跃响应。 实验要求： 运用matlab求出y(n)=0.6y(n-1)-0.08y(n-2)+x(n)的单位脉冲响应和单位阶跃响应的示意图。 源程序： B1=1;A1=[1, -0.6, 0.08]; ys=2; %设差分方程 xn=[1, zeros(1, 20)]; %xn=单位脉冲序列，长度N=31 xi=filtic(B1, A1, ys); hn1=filter(B1, A1, xn, xi); %求系统输出信号hn1 n=0:length(hn1)-1; subplot(2, 1, 1);stem(n, hn1, '.') title('单位脉冲响应'); xlabel('n');ylabel('h(n)') xn=ones(1, 20); sn1=filter(B1, A1, xn, xi); %求系统输出信号sn1 n=0:length(sn1)-1; Subplot(2, 1, 2); stem(n, sn1, '.') title('单位阶跃响应'); xlabel('n'); ylabel('s(n)')
运行结果： 实验分析： 单位脉冲响应逐渐趋于0，阶跃响应保持不变，由此可见，是个稳定系统。
第二章31题 实验目的： 用matlab判断系统是否稳定。 实验要求： 用matlab画出系统的极，零点分布图，输入单位阶跃序列u(n)检查系统是否稳定。 源程序： A=[2, -2.98, 0.17, 2.3418, -1.5147]; B=[0, 0, 1, 5, -50]; subplot(2,1,1); zplane(B,A); %求H(z)的极点 p=roots(A); %求H(z)的模 pm=abs(p); if max(pm)<1 disp('系统因果稳定'), else,disp('系统因果不稳定'),end un=ones(1,800); sn=filter(B, A, un); n=0:length(sn)-1; subplot(2, 1, 2);plot(n, sn) xlabel('n');ylabel('s(n)')
河南理工大学DSP课程考试试卷 1、对于TMS320C54x系列DSP芯片，下列说法正确的是( C ) (A) 专用型DSP （B）32位DSP (C) 定点型DSP (D) 浮点型DSP 2、要使DSP能够响应某个可屏蔽中断，下面的说法正确的是(B ) A.需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置0 B.需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置1 C.需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置0 D.需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置1 3、若链接器命令文件的MEMORY部分如下所示： MEMORY { PAGE 0: PROG: origin=C00h, length=1000h PAGE 1: DATA: origin=80h, length=200h } 则下面说法不正确的是（A） A、程序存储器配置为4K字大小 B、程序存储器配置为8K字大小 C、数据存储器配置为512字大小 D、数据存储器取名为DATA 5、C54X DSP的流水线是由（B ）级（也即是由多少个操作阶段）组成。 (A) 4 (B) 6 (C) 8 (D) 10 6、假定AR3中当前值为200h，AR0中的值为20h，下面说法正确的是（） A、在执行指令*AR3+0B后，AR3的值是200h； B、在执行指令*AR3-0B后，AR3的值为23Fh； C、在执行指令*AR3-0B后，AR3的值是180h； 7、下面对一些常用的伪指令说法正确的是：（D ） A、.def所定义的符号，是在当前模块中使用，而在别的模块中定义的符号； B、.ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号； C、.sect命令定义的段是未初始化的段； D、.usect命令定义的段是未初始化的段。 8、在采用双操作数的间接寻址方式时，要使用到一些辅助寄存器，在此种寻址方式下，下面的 那些辅助寄存器如果使用到了是非法的（ D ）
第一章，DSP技术概述 1.DSP是什么？DSP芯片又是什么？二者区别？ 1）Digtial Signal Processing代表数字信号处理技术，理论，算法。 2）Digital Signal Processor 代表数字信号处理器，既DSP芯片。 3）前者是理论和计算方法上的技术，后者是指实现这些技术的通用或专用可编程微处理器芯片。 2.DSP 芯片按数据格式分类：定点DSP和浮点DSP， 3.字长：计算机一次能够处理的二进制数的位数。 4.存储空间由地址总线的位数决定。 5.堆栈方式：向下生长型 6.定点DSP，TMS320C2x，TMS320C2xx，TMS320C5x，TMS320C54x 浮点DSP，TMS350C3x，TMS320C4x和TMS320C8x， 多处理器：TMS320C6x 7.MAC时间，一次乘法和一次加法的时间，大部分DSP芯片可在一个指令周期内完成一次乘法和一次加法操作。 8.流水线技术是将指令的各个步骤重叠起来执行，而不是一条指令执行完成后，才开始执行下一条指令。 第二章，DSP芯片结构介绍 9.存储器映像寄存器：指用0页数据存储器来当做寄存器用，而不专门设计制作寄存器从而可简化设计，并增加数据储存器的使用灵活性， 10.桶形移位寄存器范围：左移最多31位，右移最多16位。 11.递增：压：先SP+1，再入栈； 弹：先弹栈，再SP-1。 12.MP/MC：微处理器/微型计算机工作方式位 MP/MC=0，允许使能并寻址片内ROM； MP/MC=1，不能利用片内ROM。 13.OVLY可以允许片内双寻址数据RAM块映射到程序空间，OVLY=0，只能在数据空间而不能在程序空间寻址在片RAM；OVLY=1片内RAM，可以映像到程序空间和数据空间，但是数据页0（0h~7Fh）不能映像到程序空间。 14.TSM320C54x芯片在提高芯片运算速度方面采用了哪些措施？ 1）采用了单个指令周期实现乘加运算的处理技术；单周期实现多个运算单元并行处理；数据搬运工作由DMA处理，无需CPU干涉；提供针对高级数学运算（指数，开方，FFT等）的密函数。 2）数据总线（CB DB和EB），将内部各单元（如CPU，数据地址生成电路，程序地址产生逻辑，在片外围电路，以及数据存储器）连接在一起，其中CB和DB传送独自数据存储器的操作数，EB传送写到存储器的数据。 3）地址总线（PAB,CAB,DAB和EAB）：传送执行指令所需的地址。 16.DSP采用多处理单元结构有何好处？ 可完成巨大运算量的多处理器系统，即将算法划分给多个处理器，借助高速通信接口来实现计算任务并行处理的多处理器阵列。 17.TSM320C54x芯片的CPU主要包括哪些部分？它们的功能是什么？ 1）算术逻辑运算单元（ALU），可完成宽范围的算术逻辑运算； 2）累加器A和B：可用于存放从ALU或乘/加单元输出的数据，也能输入数据到ALU或乘/加单元; 3)桶形移位器:对输入数据进行0~31位的左移，和0~16位的右移； 4）乘法器/加法器：可在一个指令周期里完成17*17位的进制补码乘法运算，也可在一个流水线状态周期内完成一个乘法累加（MAC）运算， 5）比较，选择和存储单元：专为Visterb算法设计的进行加法/比较/选择（ACS）运算的硬件单元； 6）指数编码器：用于支持单周期指令EXP的专用硬件，它可以求出累加器的指数值，并以2的补码方式存到T寄存器中， 7）CPU状态和控制寄存器：ST0和ST1中包含有各种工作条件和工作方式的状态；PMST中包含存储器的设置状态，及其他控制信息， 18.累加器A和B的作用是什么？它们有何区别？ 作用：同17.2）在执行MIN和MAX指令或者并行指令时都要用到它们，这时，一个累加器加载数据，另一个完成预算。区别：累加器A的31~16位可以用作乘法器的一个输入。19.STO.ST1.PMST的作用是什么？它们是如何影响DSP工作过程的？ 见书P23-P26 20.C54x的总存储空间为192k字，它们由3个可选择的存储空间构成，即64k字的程序存储空间，64k字的数据存储空间和64k字的I/O空间。 21.RAM有两种：单寻址RAM（SARAM）和双寻址RAM （DARAM）：一个周期内访问两次与片外存储器相比，片内存储器具有不需插入等待状态，成本和功耗低等优点。 22.试述三种存储器空间的各自作用是什么？ 1）程序存储空间:用于存放要执行的指令和指令执行中所用的系列表；
数字信号处理-答案-第二章
第二章 2.1 判断下列序列是否是周期序列。若是，请确定它的最小周期。 （1）x(n)=Acos(6 85π π+n ) （2）x(n)=)8 (π-n e j （3）x(n)=Asin(3 43π π+n ) 解 (1)对照正弦型序列的一般公式x(n)=Acos(?ω+n )， 得出=ω85π。因此5 162=ωπ是有理数，所以是周期序列。最小周期等于N=)5(165 16取k k =。 （2）对照复指数序列的一般公式x(n)=exp[ωσj +]n, 得出81=ω。因此πω π162=是无理数，所以不是周期序列。 （3）对照正弦型序列的一般公式x(n)=Acos(?ω+n )， 又x(n)=Asin(343ππ+n )＝Acos(-2π343ππ-n )＝Acos(6143-n π)，得出=ω43π。因此3 82=ωπ是有理数，所以是周期序列。最小周期等于N=)3(83 8 取k k = 2.2在图2.2中，x(n)和h(n)分别是线性非移变系统的输入和单位取样响应。计算并列的x(n)和h(n)的线性
卷积以得到系统的输出y(n)，并画出y(n)的图形。 (a) 1111 (b) (c) 11 1 11 0 0 -1-1 -1 -1 -1 -1 -1 -1 2 2 2 22 2 3 3 3 3 34 44 … … …n n n n n n x(n)x(n) x(n) h(n)h(n) h(n)2 1 u(n) u(n) u(n)a n ===2 2 解 利用线性卷积公式 y(n)=∑∞ -∞=-k k n h k x )()( 按照折叠、移位、相乘、相加、的作图方法，计算y(n)的每一个取样值。 (a) y(0)=x(O)h(0)=1 y(l)=x(O)h(1)+x(1)h(O)=3 y(n)=x(O)h(n)+x(1)h(n-1)+x(2)h(n-2)=4,n ≥2 (b) x(n)=2δ(n)-δ(n-1) h(n)=-δ(n)+2δ(n-1)+ δ(n-2) y(n)=-2δ(n)+5δ(n-1)= δ(n-3)
【最新整理，下载后即可编辑】 第二章 2.1 判断下列序列是否是周期序列。若是，请确定它的最小周期。 （1）x(n)=Acos(6 85ππ+n ) （2）x(n)=)8( π-n e j （3）x(n)=Asin(3 43π π+ n ) 解 (1)对照正弦型序列的一般公式x(n)=Acos(?ω+n )，得出= ω8 5π 。因此 5 16 2= ωπ 是有理数，所以是周期序列。最小周期等于N= )5(165 16 取k k =。 （2）对照复指数序列的一般公式 x(n)=exp[ωσj +]n,得出8 1 =ω。因此 πω π 162=是无理数，所以不是周期序列。 （3）对照正弦型序列的一般公式x(n)=Acos(?ω+n )，又x(n)=Asin(3 43ππ+n ) ＝Acos( -2π343ππ-n )＝Acos(6143-n π)，得出= ω43π。因此3 8 2=ωπ是有理数，所以是周期序列。最小周期等于N=)3(83 8 取k k = 2.2在图2.2中，x(n)和h(n)分别是线性非移变系统的输入和单位取样响应。计算并列的x(n)和h(n)的线性卷积以得到系统的输出y(n)，并画出y(n)的图形。
(a) 1 11 1 (b) (c) 11 1 11 0 0 -1 -1 -1 -1 -1 -1 -1 2 2 2 22 2 3 3 3 34 44 … … …n n n n n n x(n)x(n) x(n) h(n)h(n) h(n)2 1 u(n) u(n) u(n)a n ===2 2 解 利用线性卷积公式 y(n)=∑∞ -∞=-k k n h k x )()( 按照折叠、移位、相乘、相加、的作图方法，计算y(n)的每一个取样值。 (a) y(0)=x(O)h(0)=1 y(l)=x(O)h(1)+x(1)h(O)=3 y(n)=x(O)h(n)+x(1)h(n-1)+x(2)h(n-2)=4,n ≥2 (b) x(n)=2δ(n)-δ(n-1) h(n)=-δ(n)+2δ(n-1)+ δ(n-2) y(n)=-2δ(n)+5δ(n-1)= δ(n-3) (c) y(n)= ∑∞ -∞=--k k n k n u k u a )()(= ∑∞ -∞ =-k k n a = a a n --+111u(n)
简述DSP芯片的主要特点 哈佛结构----将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。 多总线结构---保证在一个机器周期内可以多次访问程序存储空间和数据存储空间。 指令系统的流水线操作--减少指令执行时间，增强处理器的处理能力。取址，译码，取操作和执行四个阶段。 专用的硬件乘法器--使乘法累加运算能在单个周期内完成。 特殊的DSP指令、快速的指令周期、硬件配置强。 详细描述冯诺依曼结构和哈佛结构，并比较不同？ 冯诺依曼结构--数据和程序共用总线和存储空间，在某一时刻，只能读写程序或者读写数据。将指令、数据、地址存储在同一个存储器统一编址，依靠指令计数器提供的地址来区分是指令‘数据还是地址，取指令和取操作数都访问同一存储器，数据吞吐率低。 哈佛结构----将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。改进的还允许在程序存储空间和数据存储空间之间相互传送数据。 DSP系统的设计过程? 确定DSP系统设计的性能指标；进行算法优化与模拟；选择DSP芯片和外围芯片；进行硬件电路的设计；进行软件设计；进行软硬件综合调试。 请描述TMS320C54x的总线结构？ C54X采用先进的哈佛结构并具有八组总线, 其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。程序总线PB传送从程序存储器来的指令代码和立即数。 3组数据总线连接各种元器件。CB和D B总线传送从数据存储器读出的操作数，EB总线传送写入到存储器中的数据。(1分) 4组地址总线PAB\CAB\DAB\EA B传送执行指令所需的地址。 TMS320C54x片内存储器一般包括哪些种类？如何配置片内存储器？ C54X片内存储器一般包括两种类型：ROM(只读存储器)，RAM(随机访问存储器)。RAM又可分为双访问DARAM和单访问SARAM。 简述TMS320C54X芯片的CPU各组成部分及其功能。 CPU状态和控制寄存器：用于设置各种工作条件和工作方式的状态以及存储器配置状态和控制信息。 40位算术逻辑单元、40位累加器A和B：两者共同完成算术运算和逻辑运算。 桶形移位寄存器：使处理器能完成数字定标，位提取，对累加器进行归一化处理等操作。 乘法器/加法器单元：在单周期内完成一次乘法累加运算。 比较选择和存储单元：是专门为V iterbi算法设计的加法，比较，选择操作的硬件单元。 指数编码器：用于支持单周期指令EXP的专用硬件。 TMS320C54x存储器包括哪几个空间？ 64k程序存储空间：程序指令和程序中所需的常数表格 64k数据存储空间：存储需要程序处理的数据或程序处理后的结果 64kI/O存储空间:存储与外部存储器映像的外设接口 TMS320C54x有几种状态和控制寄存器？它们的功能？ 状态寄存器ST0 和状态寄存器ST1：0和1包括了各种工作条件和工作方式的状态 处理器方式状态寄存器PMST：包括了存储器配置状态和控制信息 TMS320C54x的片内外设有哪些？以及它们的功能？ 通用I/O引脚：扩展外部存储器； 定时器：用于周期性的产生中断和周期输出； 时钟发生器：为C54X提供时钟信号； 主机接口：外部主机或主处理器可以通过HPI接口读写C54X的片内RAM，从而大大提高数据交换能力； 串行口：这些串口可提供全双工，双向的通信功能，可与编解码器，串行AD转换器和其他串行器件通信，也可以用于微
数字信号处理第2章习题解答 2.1 今对三个正弦信号1()cos(2)a x t t π=，2()cos(6)a x t t π=-，3()cos(10)a x t t π=进行理想采样，采样频率为8s πΩ=，求这三个序列输出序列，比较其结果。画出 1()a x t 、2()a x t 、3()a x t 的波形及采样点位置并解释频谱混淆现象。 解：采样周期为2184 T ππ= = 三个正弦信号采样得到的离散信号分别表示如下： 1()cos(2)cos()42a n x n n π π=?= 2()cos(6)cos()42a n x n n π π=-?=- 3()cos(10)cos()42 a n x n n π π=?= 输出序列只有一个角频率2π ，其中1()a x n 和3()a x n 采样序列完全相同，2()a x n 和 1()a x n 、3()a x n 采样序列正好反相。 三个正弦信号波形及采样点位置图示如下： t x a 1(t )
t x a 2(t ) t x a 3(t ) 三个正弦信号的频率分别为1Hz 、3Hz 和5Hz ，而采样频率为4Hz ，采样频率大于第一个正弦信号频率的两倍，但是小于后两个正弦信号频率的两倍，因而由第一个信号的采样能够正确恢复模拟信号，而后两个信号的采样不能准确原始的模拟信号，产生频谱混叠现象。 2.3 给定一连续带限信号()a x t 其频谱当f B >时，()a X f 。求以下信号的最低采样频率。 （1）2()a x t （2）(2)a x t （3）()cos(7)a x t Bt π
一、填空题 1、累加器A分为三个部分，分别为 AG、AH、AL ； 2、TMS320VC5402型DSP的内部采用 8 条 16 位的多总线结构； 3、TMS320VC5402型DSP采用哈佛总线结构对程序存储器和数据存储器进行控制； 4、TMS320VC5402型DSP有 8 个辅助工作寄存器； 5、DSP处理器TMS320VC5402中DARM的容量是 16K 字； 6、TI公司的DSP处理器TMS320VC5402PGE100有 2 个定时器； 7、在连接器命令文件中，PAGE 1 通常指数据存储空间； 8、C54x的中断系统的中断源分为硬件中断和软件中断； 9、TI公司DSP处理器的软件开发环境是 CCS(Code Composer Studio)； 10、DSP处理器TMS320VC5402外部有 20根地址线； 11、直接寻址中从页指针的位置可以偏移寻址 128 个单元； 12、在链接器命令文件中，PAGE 0通常指程序存储空间； 13、C54x系列DSP处理器中，实现时钟频率倍频或分频的部件是锁相环PLL ； 14、TMS320C54x系列DSP处理器上电复位后，程序从指定存储地址 FF80H 单元开始工作； 15、TMS320C54x系列DSP处理器有 2 个通用I/O引脚，分别是 BIO和XF ； 16、DSP处理器按数据格式分为两类，分别是定点DSP和浮点DSP ； 17、TMS329VC5402型DSP的ST1寄存器中，INTM位的功能是开放/关闭所有可屏蔽中断； 18、MS320C54X DSP主机接口HPI是 8 位并行口； 19、在C54X系列中，按流水线工作方式，分支转移指令的分为哪两种类型：无延迟分支转移、延迟分值转移； 20、C54x的程序中，“.bss”段主要用于为变量保留存储空间； 21、从数据总线的宽度来说，TMS320VC5402PGE100是 16 位的DSP存储器； 22、TMS320VC5402型DSP处理器的内核供电电压 1.8V ； 23、TMS320C5402系列DSP处理器最大的数据存储空间为 64K 字； 24、在链接器命令文件中，PAGE 0通常指程序存储空间； 25、DSP技术是利用专用或通用数字信号处理芯片，通过数值运算的方法对信号进行处理； 26、C54x的程序中，“.text”段是文本段，主要包含可执行文本； 27、C54x系列DSP上电复位后的工作频率是由片外3个管脚 CLKMD1、CLKMD2、CLKMD3 来决定的； 28、DSP处理器TMS320C5402最大的程序存储空间为 1M 字； 29、从应用领域来说，MCU(单片机)主要用于控制领域；DSP处理器主要应用于信号处理； 30、TMS320C54X DSP提供一个用16位堆栈指针(SP)寻址的软件堆栈。当向堆栈中压入数据时，堆栈是从高地址向低地址方向填入； 31、TMS320C54X DSP软硬件复位时，复位中断向量的地址为程序空间的 FF08H ； 32、TMS320C54X可编程定时器的定时周期 =(时钟周期)*(分频系数TDDR+1)*(PRD +1)； 33、DSP处理器的英文全称 Digital Signal Processor ； 34、DSP处理器TMS320VC5402的IO管脚供电电压为 3,3V ； 35、C54x的程序中，“.data”段是数据段，主要应用于通常包含初始化数据； 36、DSP处理器TMS320C5402的I/O空间为 64K 字； 37、TMS320VC5402型DSP的累加器是 40 位； 38、TMS329VC5402型DSP的MP/MC管脚的功能是微计算机或是微处理器工作模式； 39、TMS320VC5402型DSP的CPU采用桶形移位寄存器作为专用硬件实现移位功能； 40、汇编语句“STL A，@y”中“@y”表示直接寻址方式； 41、TMS320VC5402型DSP的ST1寄存器中，CPL位的功能是指示直接寻址采用何种指针； 42、解释汇编语句“READA *AR1”的功能：以累加器A的内容作为地址读取程序存储单元，将读取的数据存入以AR1的内容作为地址的数据存储单元中； 43、TMS320C54X具有两个通用I/O口， BIO 勇于输入外设的的状态； XF 用于输出外设的控制信号； 二、判断题 1、DSP 处理器TMS320VC5402的供电电压为5V。(×) 2、DSP的工作频率只能是外部晶体振荡器的频率。(×) 3、TMS320C54X DSP是浮点型处理器。(×)
填空： ●OVLY=（0），片内RAM仅配置到到数据存储空间。 ●DROM=（1），片内ROM配置程序和数据存储空间。 ●ST1的CPL=（1）表示选用对战指针SP的直接寻址方式。 ●ST1的C16=（1）表示ALU工作在双精度算术运算式。 ●软件中断是由（INTR）（TRAD）（RESET）产生的。 ●时钟发生器包括一个（内部振荡电路）和一个（锁相环电路）。 ●状态寄存器ST1中CPL=0表示（使用DP），CPL=1表示（使用SP） ●累加器寻址的两条指令分别是（READA Smem）（WRITA Smem） ●链接器对段的处理主要通过（MEMORY）和（SECTIONS）两个命令完成。 ●所有的TMS320C54x芯片内部都包含（程序）存储器和（数据）存储器。 ●所有的COFF目标文件都包含以下三种形式的段：（.text文本段 .data数据段 .bss保留空间段）。 ●TMS320C54x有8组16位总线（1组程序总线，3组数据总线，4组地址总线）。 ●TMS320C54x DSP具有两个（40）位累加器。累加器A的（AG或32~39）位是保护位。 ●对于32位数寻址时，如果寻址的第一个字处在偶地址，那么第二个就处在（下一个高）地址；如果寻址的第一个字处在奇地址，那么第二个就处在（前一个低）地址。 ●●●●●● ●DSP芯片特点：有（改进的哈佛结构）、（低功耗设计）和（高度并行性）（多处理单元）（特殊DSP指令）等特点。 ●DSP片内寄存器在C语言中一般采用（指针）方式来访问，常常采用的方法是将DSP寄存器地址的列表定义在（头文件）。 ●TMS320C54x有3个16位寄存器作为状态和控制寄存器（ST0）（ST1）（PMST）。 ●TMS320C54x的三类串行口：（标准同步串行口）（缓冲串行口）（时分多路串行口）。 ●TMS320C54x的工作方式状态寄存器PMST提供了三个控制位，包括（MP/非MC)、(OVLY)、(DROM）。 ●MEMORY的作用（是用于描述系统实际的硬件资源，用来定义用户设计的系统中所包含的各种形式的存储器，以及他们占据的地址范围）。 ●SECTIONS的作用（是用于描述段如何定位到家当的硬件资源上。将输出段定位到所定义
一、 信号的取样和内插 知识点： ● 连续时间信号离散后的频谱特点 ● Nyquist 取样定理的理解和掌握 ● 理想内插的时域和频域信号特点，了解非理想内插的几个函数 1)考虑两个正弦波信号: 1()cos(6)g t t p =和2()cos(14)g t t p =; 以 Ω= 20πrad/sec 对此信号进行离散化；然后使用截止频率为 ΩT = 10πrad/sec 的理想低通 滤波器恢复得到模拟信号如下 g 1(t), g 2(t)；请给出对应的模拟信号。 解： g 1(t) 满足 Nyquist 抽样定理，无信号的混叠。 g 2(t)不满足 Nyquist 抽样定理，发生 信号的混叠。恢复的模拟信号如下: 1122 ()cos(6)()cos(6)()cos(14)()cos(6)g t t g t t g t t g t t p p p p =-->==-->=%% 2）设有模拟信号)(1t x a =300)2000sin(t ?π，=)(2t x a 300)5000cos(t ?π，用抽样s f =3000样值/秒分别对其进行抽样，则)()(11s a nT x n x =，)()(22s a nT x n x =的周期分别为多少? 解：1N = 3 ，2N = 6 。 3）已知三角形脉冲的频谱见下图，大致画出三角形脉冲被冲激抽样后信号的频谱（抽样间隔为，令 分析：
频谱为的信号被冲激信号抽样后，所得的抽样信号的频谱 其中为抽样频率，为抽样时间间隔，,此题中，，则. 解： 如图所示，三角脉冲信号的频谱 第一零点值 抽样信号的频谱大致如下图所示： 4）若连续信号的频谱是带状的（），如题图所示。利用卷积定理说明当 时，最低抽样率只要等于就可以使抽样信号不产生频谱混叠。 解： 对连续信号进行冲激抽样，所得的抽样信号 （T为抽样间隔） 由卷积定理
第1章 1.简述 DSP 芯片的主要特点。 答：哈佛结构；多总线结构；指令系统的流水线操作；专用的硬件乘法器；特殊的DSP指令；快速的指令周期；硬件配置强。 2.请详细描述冯·诺曼依结构和哈佛结构，并比较它们的不同。 答案在P6第一自然段。 3.简述 DSP 系统的设计过程。 答案依图1-3答之。 4.在进行 DSP 系统设计时，如何选择合适的 DSP 芯片？答：芯 片运算速度；芯片硬件资源；运算精度（字长）；开发工具；芯片的功耗；其他因素（封装形式、环境要求、供货周期、生命周期等）。 5.TI 公司的 DSP 产品目前有哪三大主流系列?各自应用领域是什么? 答案在P8第二自然段。 第2章
一、填空题
1.TMS320C54x DSP 中传送执行指令所需的地址需要用到 PAB、CAB、DAB 和 EAB 4 条地址总线。P13 2.DSP 的基本结构是采用哈佛结构，即程序和数据是分开的。 3.TMS320C54x DSP 采用改进的哈佛结构，围绕 8 条 16 位总线建立。P13 4.DSP 的内部存储器类型可分为随机存取存储器(RAM)和只读存储器(ROM)。其中RAM又可以分为两种类型：双访问RAM,即DARAM 和单访问 RAM,即 SARAM。P24-2.4 节 5.TMS320C54xDSP 的内部总存储空间为 192K 字，分成 3 个可选择的存储空间：64K程序存储器空间、64K数据存储器空间和64KI/O 存储空间。P23-2.4节 6.TMS320C54x DSP 具有 2 个 40 位的累加器。 7.溢出方式标志位 OVM=1，运算溢出。若为正溢出，则 ACC 中的值为00 7FFF FFFFH。 8.桶形移位器的移位数有三种表达方式： 5 位立即数； ST1 中 5 位 ASM 域；暂存器 T 的低 6 位。 9.DSP 可以处理双 16 位或双精度算术运算，当 C16= 0 为双精度运算方式，当C16= 1为双16位运算方式。 10.TMS320C54x 系列 DSP 的 CPU 具有三个 16 位寄存器来作为CPU 状态和控制寄存器，它们是： ST0 、 ST1 和 PMST 。 11.TMS320C54x：DSP 软硬件复位中断号为 0，中断向量为 00H 。