第三章 组合逻辑电路 一、选择题 1．下列表达式中不存在竞争冒险的有 。 A.Y =B +A B B.Y =A B +B C C.Y =A B C +A B D.Y =(A +B )A D 2．若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。 A.5 B.6 C.10 D.50 3.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。 A.1 B.2 C.4 D.16 4.下列各函数等式中无冒险现象的函数式有 。 A.B A AC C B F ++= B.B A BC C A F ++= C.B A B A BC C A F +++= D.C A B A BC B A AC C B F +++++= E.B A B A AC C B F +++= 5．函数C B AB C A F ++=，当变量的取值为 时，将出现冒险现象。 A.B =C =1 B.B =C =0 C.A =1，C =0 D.A =0，B =0 6．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的 逻辑表达式为Y = 。 A.3X A A X A A X A A X A A 01201101001+++ B.001X A A C.101X A A D.3X A A 01 7.一个8选一数据选择器的数据输入端有 个。 A.1 B.2 C.3 D.4 E.8 8．在下列逻辑电路中，不是组合逻辑电路的有 。 A.译码器 B.编码器 C.全加器 D.寄存器 9．八路数据分配器，其地址输入端有 个。 A.1 B.2 C.3 D.4 E.8 10．组合逻辑电路消除竞争冒险的方法有 。 A. 修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出 位二进制代码。 A.2 B.6 C.7 D.8 12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 。 A.A ST =1，B ST =D ，C ST =0 B. A ST =1，B ST =D ，C ST =D
第六章组合逻辑电路 一、概述 1、组合逻辑电路的概念 数字电路根据逻辑功能特点的不同分为: 组合逻辑电路：指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。 时序逻辑电路：指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。 2、组合逻辑电路的特点 逻辑功能特点：没有存储和记忆作用。 组成特点：由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。 3、组合逻辑电路的描述 4、组合逻辑电路的分类 按逻辑功能分为：编码器、译码器、加法器、数据选择器等； 按照电路中不同基本元器件分为：COMS、TTL等类型； 按照集成度不同分为：SSI、MSI、LSI、VLSI等。 二、组合逻辑电路的分析与设计方法 1、分析方法 根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能，其基本步骤为： a、根据给定逻辑图写出输出逻辑式，并进行必要的化简； b、列出函数的真值表； c、分析逻辑功能。 2、设计方法 设计思路：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。 基本步骤：分析设计要求并列出真值表→求最简输出逻辑式→画逻辑图。 首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0 ，何时取值1) 。然后分析输出变量和输入变量间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。
三、若干常用的组合逻辑电路 （一）、编码器 把二进制码按一定规律编排，使每组代码具有特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。 n 位二进制代码有n 2种组合，可以表示n 2个信息；要表示N 个信息所需的二进制代码应满足n 2≥ N 。 1、普通编码器 （1）、二进制编码器 将输入信号编成二进制代码的电路。下面以3位二进制编码器为例分析普通编码器的工作原理。 3位二进制编码器的输入为70~I I 共8个输入信号，输出是3位二进制代码012Y Y Y ，因此该电路又称8线-3线编码器。它有以下几个特征： a 、将70~I I 8个输入信号编成二进制代码。 b 、编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。 c 、设输入信号高电平有效。 由此可得3位二进制编码器的真值表如右图所示，那么由真值表可知： 765476542I I I I I I I I Y =+++= 763276321I I I I I I I I Y =+++= 753175310I I I I I I I I Y =+++= 进而得到其逻辑电路图如下：
10.1 PLD器件有哪几种分类方法？按不同的方法划分PLD器件分别有哪几种类型？ PLD器件通常有两种分类方法：按集成度分类和按编程方法分类。按集成度分类，PLD 器件可分为低密度可编程逻辑器件（LDPLD）和高密度可编程逻辑器件（HDPLD）两种。具体分类如下： PLD LDPLD HDPLD PROM PLA PAL GAL CPLD FPGA 按编程方法分类，PLD器件可分为一次性编程的可编程逻辑器件、紫外线可擦除的可编程逻辑器件、电可擦除的可编程逻辑器件和采用SRAM结构的可编程逻辑器件四种。 10.2 PLA、PAL、GAL和FPGA等主要PLD器件的基本结构是什么？ PLA的与阵列、或阵列都可编程；PAL的与阵列可编程、或阵列固定、输出结构固定；GAL的与阵列可编程、或阵列固定、输出结构可由用户编程定义；FPGA由CLB、IR、IOB 和SRAM构成。逻辑功能块（CLB）排列成阵列结构，通过可编程的内部互连资源（IR）连接这些逻辑功能块，从而实现一定的逻辑功能，分布在芯片四周的可编程I/O模块（IOB）提供内部逻辑电路与芯片外部引出脚之间的编程接口，呈阵列分布的静态存储器（SRAM）存放所有编程数据。 10.3 PAL器件的输出与反馈结构有哪几种？各有什么特点？ PAL器件的输出与反馈结构有以下几种： （1）专用输出结构：输出端为一个或门或者或非门或者互补输出结构。 （2）可编程输入/输出结构：输出端具有输出三态缓冲器和输出反馈的特点。 （3）寄存器输出结构：输出端具有输出三态缓冲器和D触发器，且D触发器的Q端 又反馈至与阵列。 （4）异或输出结构：与寄存器输出结构类似，只是在或阵列的输出端又增加了异或门。 10.4 试分析图P10.4给出的用PAL16R4构成的时序逻辑电路的逻辑功能。要求写出电路的激励方程、状态方程、输出方程，并画出电路的状态转移图。工作时，11脚接低电平。图中画“×”的与门表示编程时没有利用，由于未编程时这些与门的所有输入端均有熔丝与列线相连，所以它们的输出恒为0。为简化作图，所有输入端交叉点上的“×”不再画，而改用与门符号里面的“×”代替。（提示：R为同步清0控制端，C为进位信号输出端）该时序逻辑电路由4个D触发器和若干门电路构成，设17、16、15、14引脚对应的D
第20章习题 门电路和组合逻辑电路 S10101B 为实现图逻辑表达式的功能，请将TTL 电路多余输入端C 进行处理（只需一种处理方法），Y 1的C 端应接 ，Y 2的C 端应接 ， 解：接地、悬空 S10203G 在F = AB +CD 的真值表中，F =1的状态有( )。 A. 2个 B. 4个 C. 3个 D. 7个 解：D S10203N 某与非门有A 、B 、C 三个输入变量，当B =1时，其输出为( )。 A. 0 B. 1 C. AC D. AC 解：C S10204B 在数字电路中，晶体管的工作状态为( )。 A. 饱和 B. 放大 C. 饱和或放大 D. 饱和或截止 解：D S10204I 逻辑电路如图所示，其逻辑函数式为( )。 A. B A B A + B. AB B A + C. B A B A + D. A AB + 解：C S10204N 已知F =AB +CD ，选出下列可以肯定使F = 0的情况( )。 A. A = 0，BC = 1 B. B = C = 1 C. C = 1，D = 0 D. AB = 0，CD = 0 解：D S10110B 三态门电路的三种可能的输出状态是 ， ， 。 解：逻辑1、逻辑0、高阻态 1 & B 1 & ≥1
逻辑图和输入A ，B 的波形如图所示，分析当输出F 为“1”的时刻应是( )。 A. t 1 B. t 2 C. t 3 解：A S10211I 图示逻辑电路的逻辑式为( )。 A. F =A B AB + B. B A AB F = C. F =()A B AB + 解：B S10212I 逻辑电路如图所示，其功能相当于一个( )。 A. 门 B. 与非门 C. 异或门 解：C S10216B 图示逻辑电路的逻辑式为( )。 A. F =A B +A B B. F =AB AB + C. F =AB +A B 解：C S10217B 逻辑图如图（a ）所示，输入A 、B 的波形如图（b ），试分析在t 1瞬间输出F 为( )。 A. “1” B. “0” C. 不定 解：B S10218B 图示逻辑符号的逻辑状态表为( )。 A. B. C. 解：B A B F A B F A B F 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1
第4章 [题4.1]．分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。 图P4.1 B Y AP 56 P P = 图P4.2 解：（1）逻辑表达式 ()()() 5623442344 232323232323 Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+ ()()()2323Y P P C P P C AB AB C AB ABC AB AB C AB AB C ABC ABC ABC ABC =+=+++=+++=+++ （2）真值表 （3）功能 从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。 [题4.3] 分析图P4.3电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
图P4.3 B 1 Y 2 [解] 解： 2Y AB BC AC =++ 12 Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（）） B 、 C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。 [题4.4] 图P4.4是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
图P4.4 [解] （1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。 3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++= （2）COMP=0、Z=0时， Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。 COMP =0、Z=0的真值表从略。 [题4.5] 用与非门设计四变量的多数表决电路。当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。 [解] 题4.5的真值表如表A4.5所示，逻辑图如图A4.5(b)所示。
第10章组合逻辑电路 一、基本要求 1．掌握组合电路的特点及其分析方法和设计方法； 2．理解几种常用的组合逻辑电路及其中规模器件的功能并掌握使用方法； 3．了解组合逻辑电路中的竟争——冒险现象。 二、阅读指导 1、组合逻辑电路的特点 组合逻辑电路在逻辑功能上的特点是电路任意时刻的输出状态，只取决于该时刻的输入状态，而与该时刻之前的电路输入状态和输出状态无关。 组合逻辑电路在结构上的特点是不含有具有存储功能的电路。可以由逻辑门或者由集成组合逻辑单元电路组成，从输出到各级门的输入无任何反馈线。 组合逻辑电路的输出信号是输入信号的逻辑函数。这样，逻辑函数的四种表示方法，都可以用来表示组合逻辑电路的功能。 2、组合逻辑电路的分析 组合逻辑电路的分析就是根据给定的逻辑电路，通过分析找出电路的逻辑功能，或是检验所设计的电路是否能实现预定的逻辑功能，并对功能进行描述。其一般步骤为：（1）根据逻辑图写出输出逻辑函数表达式 由输入端逐级向后推（或从输出向前推到输入），写出每个门的输出逻辑函数表达式，最后写出组合电路的输出与输入之间的逻辑表达式。有时需要对函数式进行适当的变换，以使逻辑关系简单明了。 （2）列出真值表 列出输入逻辑变量全部取值组合，求出对应的输出取值，列出真值表。 （3）说明电路的逻辑功能 根据逻辑表达式或真值表确定电路的逻辑功能，并对功能进行描述。 3、组合逻辑电路的设计 根据给定的逻辑功能要求，设计出能实现这一功能要求的最简组合逻辑电路，就是设计组合逻辑电路的任务。 在设计组合逻辑电路时，电路的最简是我们追求的目标之一。电路的“最简”含意是指所用器件数最少、器件的品种最少、器件间的连线也最少。 组合逻辑电路设计的一般步骤如下： (1)进行逻辑规定 根据设计要求设计逻辑电路时，首先应分析事件的因果关系，确定输入与输出逻辑变量，并规定变量何时取1何时取0，即所谓逻辑状态赋值。 (2)列真值表并写出逻辑函数式 根据输入、输出之间的因果关系，列出真值表。至此，便将一个具有因果关系的事件表示为逻辑函数，并且是以真值表的形式给出。 真值表中输出为1时所对应的各最小项之和就是输出逻辑函数式。 (3) 对输出逻辑函数式化简
10.1 将下列十进制数转换成二进制数、八进制数、十六进制数和8421BCD码（要求转换 误差不大于2-3）： （1）47 （2）136 （3）257.25 （4）3.781 解 （1）47 =（101111）B = (57)O = (2F)H = (01000111)BCD （2）136=（10001000）B = (210)O = (88)H = (000100110119)BCD （3）257.25=（100000001.1）B = (401.4)O = (101.8)H = (001001010111.00100102)BCD （4）3.781=（11.110）B = (3.6)O = (3.C)H = (0011.011110000001)BCD 10.2将下列数码作为自然数或8421码时，分别求出相应的十进制数： （1）10010111 （2）100001110001 （3）010********* 解 （1）10010111 作为自然数的十进制数为：151；作为BCD码的十进制数为：97 （2）100001110001作为自然数的十进制数为：2161；作为BCD码的十进制数为：871 （3）010*********作为自然数的十进制数为：1321；作为BCD码的十进制数为：529 10.3 将下列二进制数转换成十六进制数： （1）（100100111）B(2) (100.0110111)B 解 （1）（100100111）B = (127)H(2) (100.0110111)B = (4.6E)H 10.4 将下列十进制转换成十六进制： （1）512 （2）67 （3）42.35 解 （1）512 = (200)H（2）67 = (43)H（3）42.35 = (2A.5)H 10.5 写出如图10-76所示各逻辑图的逻辑表达式，并列出真值表。 图10-76 习题10.5的图 解逻辑表达式为：ABC = Y+ CD 2 10．6化简如图10-77所示的电路，要求化简后的电路逻辑功能不变。
习题 4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。（基本题属于4.1节） 习题4.1图 解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能 4.2分析图所示电路，写出输出函数F 。（基本题属于4.1节） 习题4.2图 解：[]B A B B B A F ⊕=⊕⊕⊕=)( 4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．（基本 题属于4.1节） 图 解：B A B A B A AB B AB A AB B AB A F ⊕=?=???=???= 4.4由与非门构成的某表决电路如图所示。其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。（基本题属于4.1节） （1） 试分析电路，说明决议通过的情况有几种。 （2） 分析A 、B 、C 、D 四个人中，谁的权利最大。 B A C & & & & D L B A =1 =1 =1 F F A B & & & & & F B A
习题4.4图 解：（1）ABD BC CD ABD BC CD L ++=??= （2） (3)4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。（基本题属于4.1节） 习题4.5图 解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕?⊕= (2) (3)当S 1S 0=00和S 1S 0=11时，该电路实现两输入或门，当S 1S 0=01时，该电路实现两输入或非门，当S 1S 0=10时，该电路实现两输入与非门。 4.6试分析图所示电路的逻辑功能，并用最少的与非门实现。（综合题属于4.1、4.2节） 10
[新课导入] 直接导入，从今天开始，我们学习数字电路。首先学习数字电路基础知识。 [新授内容] §10.1 数字电路的基础知识 一、数字电路及其特点： 1．模拟信号：凡是在时间上和数值上都是连续变化的信号。 例如：随声音、温度、压力等物理量作连续变化的电压或电流。 2．数字信号：凡在数值上或时间上都是离散的信号。 数字信号常用二值量来表示。 例如：光电计数器 画图较好说明。 3．模拟电路：处理模拟信号的电路。 例如：交流和直流信号的放大电路。 4．数字电路：处理数字信号的电路。 例如：脉冲信号的产生、放大、整形、传递、控制、记忆、计数等电路。5．数字电路的特点： （1）半导体管多数工作在开关状态，即不是工作在饱和区，就是工作在截止区，而放大区只是其过渡状态。 （2）数字电路的研究对象是电路的输入和输出之间的逻辑关系，因而不能彩模拟电路的分析方法。分析数字电路的工具是逻辑代数，表达电路的功能主要用真值表。逻辑函数表达式及波形图等。 二、数制和码 1．十进制数 基数：0~9 权：10
计数规律：逢十进一。 2．二进制数 基数：0、1 权：2 计数规律：逢二进一。 3．BCD码 在数字系统中，各种文字、符号等特定的信息，也往往采用一定位数的二进制码来表示，通常把这种二进制码称为代码。 BCD码是用四位二进制数组成一组代码，表示一位十进制码。 基数：0、1 权：8、4、2、1
[复习提问] 1．什么叫数字电路？它与模拟电路有何区别。 2．“与”逻辑的含义是什么？它的逻辑表达方式有哪几种？ [新授内容] §10.2 逻辑门电路 10.2.1 与逻辑、与门电路 一、为什么叫门电路 数字电路的基本部分是各种开关电路。这些电路像门一样依一定的 条件“开”或“关”所以又称为“门”电路。 二、逻辑的含义： 1．逻辑：思维的规律，合乎逻辑。 2．逻辑：客观的规律性。 3．逻辑学：研究思维的形式和规律的科学。 4．一般，门电路有一个输出端，但有多个输入端。而且输出端的状态是 由输入端状态决定的。如果将门电路的输入状态称为“因”，输出端的状态称为“果”，则输入端和输出端状态间有一定的逻辑关系。通常用“逻辑”这个词表示因果的规律性。 简而言之，表示输入端和输出端状态的规律性。 三、基本的逻辑门电路 是指逻辑“与”“或”“非”三种电路 四、关系逻辑电路的几个规定： 1．逻辑状态的表示方法： 逻辑0 和逻辑1 注：不是表示数字的大小。而是表示两种对立的状态。
第4章组合逻辑电路 一、教学目的： 本章主要介绍组合逻辑电路的特点、组合逻辑电路的分析方法和设计方法，以及加法器、编码器、译码器、数据选择器、数据比较器、奇偶校验器等常用组合逻辑电路的电路结构、工作原理和使用方法，最后介绍组合逻辑电路中的竞争-冒险。 二、教学题要 4.1 概述 尽管各种组合逻辑电路在功能上千差万别，但是它们的分析方法和设计方法有共同之处。掌握了分析方法，就可以识别任何一个给定的组合逻辑电路的逻辑功能；掌握了设计方法，就可以根据给定的设计要求设计出相应的组合逻辑电路。 4.1.1 组合逻辑电路的结构和特点 4.1.2 组合逻辑电路的分析方法 4.1.3 组合逻辑电路的设计方法 4.2 若干常用的组合逻辑电路 在数字系统设计中，有些逻辑电路是经常或大量使用的，为了使用方便，一般把这些逻辑电路制成中、小规模集成电路产品。在组合逻辑电路中，常用的集成电路产品有加法器、编码器、译码器、数据选择器、数据比较器及奇偶校验器等。下面分别介绍这些组合逻辑部件的电路结构、工作原理和使用方法。为了增加使用的灵活性，在多数中规模集成的组合逻辑电路上，都设置了附加的控制端。控制端既可以控制电路的工作状态(工作或禁止)，又可作为输出信号的选通信号，还可以实现器件的扩展。合理地运用这些控制端，不仅能使器件完成自身的逻辑功能，还可以用这些器件实现其他组合逻辑电路，最大限度发挥电路的潜力。 4.2.1 算术运算电路 4.2.2 编码器 4.2.3 译码器 4.2.4 数据选择器 4.2.5数值比较器 4.2.6奇偶校验器 4.3 采用中规模集成部件实现组合逻辑电路 由于中规模集成电路的大量出现，许多逻辑问题可以直接选用相应的集成器件来实现，这样既省去繁琐的设计，又可以避免设计中带来的错误。中规模集成部件都具有与其名称相吻合的专用功能，但对于某些中规模集成电路来说，除了能完成自身的功能外，还可以用来实现组合逻辑电路。下面以译码器和数据选择器为例，介绍用中规模集成电路实现组合逻辑电路的方法。 4.3.1 用译码器实现组合逻辑电路 4.3.2 用数据选择器实现组合逻辑电路 4.4 组合逻辑电路的竞争—冒险现象 为了增加组合逻辑电路使用的可靠性，需要检查电路中是否存在竞争—冒险。如果发现有竞争—冒险存在，则应采取措施加以消除。 4.4.1 竞争—冒险现象及其成因
- 59 - 第11章 组合逻辑电路 从本章开始介绍数字集成电路。数字电路或逻辑电路，可以分为组合逻辑电路和时序逻辑电路两类。本章介绍组合逻辑电路，下章介绍时序逻辑电路。门电路是数字电路的基本部件，集成门电路是数字集成电路的一部分，本章首先介绍常用的集成门电路。 组合逻辑电路种类很多，由于应用广泛，中规模集成电路和大规模集成电路都有产品供应，在此将介绍几种常见的组合逻辑电路。 11.1 集成基本门电路 门电路又称逻辑门，是实现各种逻辑关系的基本电路，是组成数字电路的基本部件，由于他既能完成一定的逻辑运算功能，又能像“门”一样控制信号的通断，门打开时，信号可以通过；门闭合时，信号不能通过，因此称为门电路或门逻辑。集成门电路是数字集成电路的一部分，它的产品种类很多，内部电路各异，对一般读者来说，只需将其视为具有某一逻辑功能的器件，对于内部电路可不必深究。 按逻辑功能的不同，门电路可分为很多种，其中实现或、与、非三种逻辑关系的或门电路、与门电路和非门电路是最基本的门电路。 （一）或门电路 1．定义：在决定某一事件的各种条件中，只要有一个或一个以上的条件具备，事件就会发生，符合这一规律的逻辑关系称为或逻辑。 2．电路图及符号 如11-1a 所示电路。只要开关A 和B 中有一个或一个以上闭合，灯F 就会亮。这里开关的闭合和灯亮之间的关系为或逻辑关系。 实现或逻辑关系的电路称为或门。反映在逻辑电路中则是输入和输出电位的高与低两种状态，因此，习惯上把电位的高与低称为高电平和低电平。为便于逻辑运算，分别用0与1来表示。若规定高电平为1，低电平为1，这种逻辑关系称为正逻辑，反之称为负逻辑，本书一律采用正逻辑。或门的逻辑符号如图11-1a 电路所示。F 是输出端，A 和B 是输入端。输入端的数量可以不止两个，输入和输出都只有高电平1和低电平0两种状态。或门反映的逻辑关系是：只要输入中有一个或一个以上为高电平，输出便为高电平。 3．逻辑表达式 F=A+B 4．运算规律 ?? ? ?? =+=+=+A A A A A A 110 图11-1 或逻辑和或门 b) 或门 a) 或逻辑
习题 写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。 习题图 解：B A B A B A B A B A F⊕ = + = + = 该电路实现异或门的功能 分析图所示电路，写出输出函数F。 习题图 解：[]B A B B B A F⊕ = ⊕ ⊕ ⊕ =) ( 已知图示电路及输入A、B的波形，试画出相应的输出波形F，不计门的延迟． 解：B A B A B A AB B AB A AB B AB A F⊕ = ? = ? ? ? = ? ? ? = 由与非门构成的某表决电路如图所示。其中A、B、C、D表示4个人，L=1时表示决议通过。 （1）试分析电路，说明决议通过的情况有几种。 （2）分析A、B、C、D四个人中，谁的权利最大。 习题图 解：（1）ABD BC CD ABD BC CD L+ + = ? ? = B A C& & & & D L B A= 1 == 1 F F A B F B A
（2） L 0 0010111 (3)分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。 习题图 解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕?⊕= (2) L
试分析图所示电路的逻辑功能。 习题图 解：（1）ABC C B A F )(++= (2) F 01111110 F
电路逻辑功能为：“判输入ABC 是否相同”电路。 已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。 习题图 解：（1）根据波形图得到真值表： F 1 0010010 C AB BC A C B A F ++= 、设∑= )14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简单。 1）用与非门实现。 2）用或非门实现。 3) 用与或非门实现。 F C B A
第十章组合逻辑电路 自测题 一、填空题 1．把输入的各种信号转换成若干个二进制位的过程称为，其逆过程被称为。 2．数据分配器的功能是能将传输总线上的数据有选择地传送 到端。 3．依据逻辑功能的特点，数字电路可分为和 两大类。 4．半加器的功能是。 5．如题图10.1所示，显示数字7时，段发光。 6．全加器的功能是。 二. 选择题 1．二位三进制加法计数器的状态转换图是。 A、00→01→10→11→00； B、0←01←10←11←00； C、00→01→10→00； D、00←01←10←00。 2．优先编码器同时有两个输入信号时，是按的输入信号编码。 A、高电平； B、低电平； C、高频率； D、高优先级。 3．能将输入信息转变二进制代码的电路为。 A、译码器； B、编码器； C、数据选择器； D、数据分配器。 4．半导体数码管是由排列成显示数字。 A、灯泡； B、液态晶体； C、辉光器件； D、发光二极管。 5．下列各项不属于分段显示器的是。 A、数码显示器； B、荧光数码管； C、液晶显示器； D、半导体数码管。 6．要对10个信息进行编码，则要用个输入个输出端的编码器。 A、2，8； B、10，4； C、4，10； D、5，10。 三、判断下面说法是否正确，用“√"或“×"表示在括号 1．译码器属于组合逻辑电路。（） 2．译码器输出的是数字而不是信号。（） 3．组合电路任何时刻的输出状态都是由该时刻的输入状态来决定，而和输入信号到来之前的电路状态无关。（） 4．2位二进制编码器是有4个输入端，2个输出端。（） 5．数据选择器是一个单输入、多输出的组合逻辑电路（）。 6．般n位二进制数有n2个状态，可表示n2种特定含义。（） 思考与练习题 10.1.1 组合逻辑电路的功能特点是什么？ 10.2.1写出题图10.2示逻辑电路的逻辑函 数表达式，分析其功能，然后用最少的逻辑门 电路来实现此逻辑电路功能。
20章 组合电路 20-0XX 选择与填空题 20-1XX 画简题 20-2XX 画图题 20-3XX 分析题 20-XX 设计题 十二、[共8分]两个输入端的与门、 或门和与非门的输入波形如图 12 所示， 试画出其输出信号的波形。 解： 设与门的输出为F 1， 或门的输出为F 2，与非门的输出为F 3，根据逻辑关系其输出波形如图所示。 20-0XX 选择与填空题 20-001试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，其他输入端应如何连接？ 答案 与非门当反相器使用时，把多余输入端接高电平 或非门当反相器使用时，把多余输入端接低电平 异或门当反相器使用时，把多余输入端接高电平 20-002、试比较TTL 电路和CMOS 电路的优、缺点。 A B F 1F 2F 3 (a) (b)
答案 COMS 电路抗干扰能力强，速度快，静态损耗小，工作电压范围宽， 有取代TTL 门电路的趋势。 20-003简述二极管、三极管的开关条件。 答案 二极管：加正向电压导通，相当于开关闭合；反向电压截止，相当于 开关断开。三极管：U BE <0V 时，三极管可靠截止，相当于开关断开； i B 》I BS 时，三极管饱和，相当于开关闭合。 20-0004、同或运算关系，当两输入不相等时，其输出为1；异或运算关系，当两输入相等时，其输出为0； 20-0005、 若各门电路的输入均为A 和B ，且A=0，B=1；则与非门的输出为 _________,或非门的输出为___ ___,同或门的输出为__ __。 20-0006、逻辑代数中有3种基本运算： 、 和 。 A. 或非，与或，与或非 B. 与非，或非，与或非 C. 与非，或，与或 D. 与，或，非 20-0007、逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。 20-0008、将2004个“1”异或起来得到的结果是（ ）。 20-0009、是8421BCD 码的是（ ）。 A 、1010 B 、0101 C 、1100 D 、1101 2）、和逻辑式BC A A + 相等的是（ ）。 A 、ABC B 、1+B C C 、A D 、BC A + 3）、二输入端的或非门，其输入端为A 、B ，输出端为Y ,则其表达式 Y= （ ）。 A 、A B B 、AB C 、B A + D 、A+B 20-0010、若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。 A.5 B.6 C.10 D.50
第12章门电路和组合逻辑电路 10636晶 体 管 的 开 关 作 用 是 ( )。 (a) 饱 合 时 集— 射 极 接 通， 截 止 时 集— 射 极 断 开 (b) 饱 合时 集— 射 极 断 开， 截 止 时 集— 射 极 接 通 (c) 饱 合 和 截 止 时 集— 射 极 均 断 开 20639逻 辑 图 和 输 入 A 、B 的 波 形 如 图 所 示， 试 分 析 在 t 1 瞬 间 输 出 F 为( )。(a) “1” (b) “0”(c) 不 定 t 1 A B 图1 图2 30646逻 辑 符 号 图 如 图 所 示， 其 逻 辑 式 为 ( ) 。 (a) F ＝AB (b) F ＝AB (c) F ＝A B + (d) F ＝A B + 40649图 示 逻 辑 符 号 的 逻 辑 状 态 表 为 ( )。 & A F B
50653逻 辑 符 号 如 图 所 示， 表 示 “ 或” 门 的 是( ) 。 & A F B ≥1A F B & A F B =1 A F B () a () b () c () d 60664逻 辑 图 和 输 入 A 的 波 形 如 图 所 示， 输 出 F 的 波 形 为 ( )。 "0" 1 A F () a () b (c) A F F 70702由 开 关 组 成 的 逻 辑 电 路 如 图 所 示， 设 开 关 接通 为“1”， 断 开 为“0”， 电 灯 亮 为“1”， 电 灯 暗 为“0”， 则 该 电 路 的 逻 辑 式 为( )。 (a) F ＝ 0 (b) F ＝ 1 (c) F ＝ A A A
第3章组合逻辑电路 德州学院计算机系：刘树海 3-1概述 组合逻辑电路的特点 ?从功能上 ?从电路结构上 逻辑功能的描述 组合逻辑电路的分析方法 组合逻辑电路的设计方法 一、逻辑抽象 ?分析因果关系，确定输入/输出变量 ?定义逻辑状态的含意（赋值） ?列出真值表 二、写出函数式 三、选定器件类型 四、根据所选器件：对逻辑式化简（用门） 变换（用M S I） 或进行相应的描述（P L D）五、画出逻辑电路图，或下载到P L D 六、工艺设计 设计举例： ?设计一个监视交通信号灯状态的逻辑电路 设计举例： 1.抽象 ?输入变量:红（R）、黄（A）、绿（G） 信号（Z）
2. 写出逻辑表达式 设计举例： 3. 选用小规模S S I 器件 4. 化简 5. 画出逻辑图 3-2若干常用组合逻辑电路 ? 加法器 ? 数值比较器 ? 编码器 ? 译码器 ? 数据选择器 ? 数据分配器 加法器 一、1位半加器 RAG RAG G RA AG R G A R Z ++++=''''''
逻辑图： S i A i B i C i i i i i i i i i i i i A B S +=i i i B A C =B A ⊕=2. 全加器（F ull A dder ） 两个 1 位二进制数相加，考虑低位进位。 A i + B i + C i -1 ( 低位进位 ) = S i ( 和 ) → C i ( 向高位进位 ) 1 0 1 --- A 1 1 1 0 --- B + --- 低位进位 1 0 0 1 0 1 1 1 1 1 -1-1-1- i i i i i i i i i i i i i C B A C B A C B A C B A S +++=1 111----+++=i i i i i i i i i i i i i C B A C B A C B A C B A C --- S 高位进位← 0
第4章 [题]．分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。 图P4.1 B Y AP 56 P P = 图 解：（1）逻辑表达式 ()()() 5623442344 232323232323 Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+ ()()()2323Y P P C P P C AB AB C AB ABC AB AB C AB AB C ABC ABC ABC ABC =+=+++=+++=+++ （2）真值表 （3）功能 从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0
时，Y =1，否则Y=0。 [题] 分析图电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。 图P4.3 B 1 Y 2 [解] 解： 2Y AB BC AC =++ 12 Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（）） 真值表： 由真值表可知：、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[题] 图是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。 图P4.4 [解] （1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。 3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++= （2）COMP=0、Z=0时， Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。 、 COMP=1、Z=0时的真值表 COMP=0、Z=0的真值表从略。 [题] 用与非门设 1，输
第12章组合逻辑电路 12.1 什么叫半加，什么叫全加，两者有何不同，半加器可否组成全加器？全加器可否用作半加器？ 【答】半加器是一种不考虑低位来的进位数，只能对本位上的两个二进制数求和的组合电路。 全加器是一种将低位来的进位数连同本位的两个二进制数三者一起求和的组合电路。 根据化简后的全加器的逻辑式可知，用二个半加器和一个或门可以组合成全加器。 将全加器低位进位输入端Ci-1接0，可以用作半加器。12.2 组合电路的设计方法与组合电路的分析方法有何不同？ 【答】组合电路的设计方法是在已知逻辑功能的前提下设计出逻辑电路。而组合电路的分析方法则是在已知组合电路结构的前提下，研究其输出与输入之间的逻辑关系。二者实施目的恰好相反。故设计步骤和分析步骤基本相反。 12.3已知四种门电路的输入和对应的输出波形如图所示。试分析它们分别是哪四种门电路？
【解】分析电路图所示波形可知，F1为或门电路的输出，F2为与门电路的输出，F3为非门电路的输出，F4为或非门电路的输出。 12.4已知或非门和非门的输入波形如图中的A和B所示，试 画出它们的输出波形。 【解】由或非门和与非门的逻辑功能求得或非门的输出 F1和与非门的输出 F2的波形如图。
12.5试分析如图所示电路的逻辑功能。 【解】逐级推导各门电路的输出，最后求得 可见该电路为异或门。 12.6 图是一个控制楼梯照明的电路，在楼上和楼下各装一个单刀双掷开关。楼下开灯后可以在楼上关灯，楼上开灯后同样也可在楼下关灯，试设计一个用与非门实现同样功能的逻辑电路。 A B B A F +=
【解】 如果将开关A 、B 同时掷向上方或者下方，灯就会亮。因此灯亮的逻辑表达式为 用与非门实现这一功能的逻辑电路如图所示。 12.7某十字路口的交通管理灯需要一个报警电路，当红、黄、绿三种信号灯单独亮或者黄、绿灯同时亮时为正常情况，其它情况均属不正常。发生不正常情况时，输出端应输出高电平报警信号。试用与非门实现这一要求。 【解】根据逻辑功能列出的真值表如表所示。 B A A B B A AB F ?=+=
第11章逻辑代数基础与组合逻辑电路 【重点】 常用数制与码制、不同数制之间的转换。常用逻辑门的符号、表达式及逻辑关系；【难点】 数制之间的转换。逻辑关系。 11.1 数制与编码 11.1.1 数字信号 数字信号只有两个离散值（代表某种对应的逻辑关系），常用数字0和1来表示。 0和1只代表两种对立的状态，称为逻辑0和逻辑1，也称为二值数字逻辑。 数字信号是一种二值信号，用两个电平（高电平和低电平）分别来表示两个逻辑值（逻辑1和逻辑0）。正逻辑规定高电平为逻辑1，低电平为逻辑0。负逻辑规定低电平为逻辑1，高电平为逻辑0。 11.1.2 数制 数制是一种计数的方法，它是进位计数制的简称，也称为进制。采用何种计数方法应根据实际需要而定。 1.常用的几种进制 （1）十进制 十进制是以10为基数的计数制。在十进制中，有0、1、2、3、4、5、6、7、8、9十个数码，它的进位规律是逢十进一。 数码与权的乘积，称为加权系数，十进制数的数值为各位加权系数之和。 （2）二进制 二进制是以2为基数的计数制。在二进制中，只有0和1两个数码，它的进位规律是
逢二进一。 （3）八进制和十六进制 八进制是以8为基数的计数制。在八进制中，有0、1、2、3、4、5、6、7八个不同的数码，它的进位规律是逢八进一。 十六进制是以16为基数的计数制。在十六进制中，有0、1、2、3、4、5、6、7、8、9、A （10）、B （11）、 C （12）、D （13）、E （14）、F （15）十六个不同的数码，它的进位规律是逢十六进一。 2.不同数制间的转换 （1）各种数制转换成十进制 二进制、八进制、十六进制转换成十进制时，只要将它们按权展开，求出各加权系数的和（称为按权展开求和法），便得到相应进制数对应的十进制数。 (11010.011)2＝1×24＋1×23＋0×22＋1×21＋0×20＋0×2－1＋1×2－2＋1×2－3＝（26.375）10 (4C2)16＝4×162＋12×161＋2×160＝（1218）10 （2）十进制转换为二进制 十进制数转换为二进制数时，由于整数和小数的转换方法不同，因此，需将整数部分和小数部分分别进行转换，再将转换结果合并在一起，就得到该十进制数转换的完整结果。 将十进制数的整数部分转换为二进制数采用“除基数，取余法，逆排列”的方法，即将整数部分逐次除2，依次记下余数，直到商为0。第一个余数为二进制数的最低位，最后一个余数为最高位。 将十进制数的小数部分转换为二进制数采用“乘基数，取整法，顺排列”的方法，即将小数部分逐次乘以2，取乘积的整数部分作为二进制数的各位。乘积的小数部分继续乘 i i K N 8 i 8?= ∑+∞ -∞ =i i K N 16 i 16?= ∑+∞ -∞ =
第十章 习 题 一、选择题 1、时序电路可由（B ）组成。 A.门电路 B.触发器或触发器和门电路 C.触发器或门电路 D.组合逻辑电路 2、下列选项中不是时序电路组成部分的是（ d ）。 A.门电路 B.组合逻辑电路 C.触发器 D.寄存器 3、时序电路的输出状态的改变（ c ）。 A.仅与该时刻输入信号的状态有关 B.仅与时序电路的原状态有关 C.与所述的两个状态都有关 D.与所述的两个状态都无关 4、有一个或非门构成的基本SR 触发器，欲使该触发器保持原状态，即n n Q Q =+1， 则输入信号应为（a ）。 A.0==R S B. 1==R S C. 0,1==R S D. 1,0==R S 5、有一个与非门构成的基本SR 触发器，欲使该触发器11=+n Q ， 则输入信号应为（d ）。 A.0==R S B. 1==R S C. 0,1==R S D. 1,0==R S 6、下列触发器中没有约束条件的是（a ）。 A.基本SR 触发器 B.主从SR 触发器 C.钟控SR 触发器 D.边沿D 触发器 7、若将D 触发器的D 端连在Q 端上，经过100个脉冲作用后，它的次态0)100(=+T Q ，则现态)(T Q 应为（a ）。 A. 0)(=T Q B. 1)(=T Q C.与现态)(T Q 无关 D.无法判断 8、电路如图所示，在（c ）条件下，D D R S ,才能起到直接置位和复位的作用。
A. CP =1 B. CP =0 C.与CP 无关，与R 、S 无关 D.与CP 无关，与R 、S 有关 9、电路如图所示，若输入CP 脉冲的频率为20KHz ，则输出Z 的频率为（c ）。 A.20KHz B.10KHz C.5KHz D.40KHz 10、一个13进制计数器至少需要（c ）个触发器。 A.2 B.3 C.4 D.5 11、下列触发器中，（b ）触发器的逻辑功能最多 A. SR B.JK C.T D. D 12、74161的起始值是1101，经过5个时钟脉冲作用之后的值为（d ）。 A.1110 B.1111 C.0001 D.0010 二、填空题 1、时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻（ 输入 ）的状态，而且还与电路（ 前一时刻状态 ）有关，因此时序逻辑电路具有（ 存储记忆能力 ）。 2、同步时序逻辑电路中，所有触发器状态的变化都是在（ 同一时钟 ）操作下进行的；异步时序逻辑电路中，各触发器的时钟信号（不同 ），因而触发器状态的变化并不都是（ 同步 ）的。 3、一个触发器有（ 2 ）个稳态，它可记录（ 1位 ）二进制编码，储存8位二进制信息需要（ 8 ）个触发器。 4、由两个或非门构成的基本SR 触发器的特征方程是=+1n Q （ n Q R S + ），约束方程是（RS=0 ）。 5、JK 触发器的次态方程是=+1 n Q （ n n Q K Q J + ） 。 6、D 触发器的次态方程是=+1 n Q （ D ） 。 7、计数器中有效状态的数目称为计数器的（ 进制 ）。 8、在米勒型电路中，输入信号不仅取决于（ 当前 ）的状态，还取决于（ 原始输入 ）的状态。在摩尔型电路中，其输出状态仅取决于（ 当前 ），该电路没有（ 记忆 ）。