目录第一章技术指标
1.1整体功能要求
1.2系统结构要求
1.3电气指标
1.4扩展指标
1.5设计条件
第二章整体方案设计
2.1 算法设计
2.2 整体方框图及原理
第三章单元电路设计
3.1 时基电路设计
3.2闸门电路设计
3.3控制电路设计
3.4 小数点显示电路设计
3.5整体电路图
3.6整机原件清单
第四章测试与调整
4.1 时基电路的调测
4.2 显示电路的调测
4-3 计数电路的调测
4.4 控制电路的调测
4.5 整体指标测试
第五章设计小结
5.1 设计任务完成情况
5.2 问题及改进
5.3心得体会
附录
参考文献
第一章技术指标
1.整体功能要求
频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。其扩展功能可以测量信号的周期和脉冲宽度。
2.系统结构要求
数字频率计的整体结构要求如图所示。图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期或脉宽，若测量频率则进一步选择档位。
数字频率计整体方案结构方框图
3.电气指标
3.1被测信号波形：正弦波、三角波和矩形波。
3.2 测量频率范围：分三档：
1Hz~999Hz
0.01kHz~9.99kHz
0.1kHz~99.9kHz
3.3 测量周期范围：1ms~1s。
3.4 测量脉宽范围：1ms~1s。
3.5测量精度：显示3位有效数字（要求分析1Hz、1kHz和999kHz的测量误
差）。
3.6当被测信号的频率超出测量范围时,报警.
4.扩展指标
要求测量频率值时，1Hz~99.9kHz的精度均为+1。
5.设计条件
5.1 电源条件：+5V。
5.2 可供选择的元器件范围如下表
门电路、阻容件、发光二极管和转换开关等原件自定。
第二章整体方案设计
2.1 算法设计
频率是周期信号每秒钟内所含的周期数值。可根据这一定义采用如图2-1所示的算法。图2-2是根据算法构建的方框图。
被测信号
图2-2 频率测量算法对应的方框图
在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s的闸门信号。
改闸门信号控制闸门电路的导通与开断。让被测信号送入闸门电路，当1s 闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1s闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s内被测信号的周期个数，即为被测信号的频率。测量频率的误差与闸门信号的精度直接相关，因此，为保证在1s内被测信号的周期量误差在10 3量级，则要求闸门信号的精度为10 ?量级。例如，当被测信号为1kHz时，在1s的闸门脉冲期间计数器将计数1000次，由于闸门脉冲精度为10 ?，闸门信号的误差不大于0.1s，固由此造成的计数误差不会超过1，符合5*10 3的误差要求。进一步分析可知，当被测信号频率增高时，在闸门脉冲精度不变的情况下，计数器误差的绝对值会增大，但是相对误差仍在5*10 3范围内。
但是这一算法在被测信号频率很低时便呈现出严重的缺点，例如，当被测信号为0.5Hz时其周期是2s，这时闸门脉冲仍未1s显然是不行的，故应加宽闸门脉冲宽度。假设闸门脉冲宽度加至10s，则闸门导通期间可以计数5次，由于数值5是10s的计数结果，故在显示之间必须将计数值除以10.
2.2 整体方框图及原理
输入电路：由于输入的信号可以是正弦波，三角波。而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。在整形之前由于不清楚被测信号的强弱的情况。所以在通过整形之前通过放大衰减处理。当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。
频率测量：测量频率的原理框图如图2-3.测量频率共有3个档位。被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。
周期测量：测量周期的原理框图2-4.测量周期的方法与测量频率的方法相反，即将被测信号经整形、二分频电路后转变为方波信号。方波信号中的脉冲宽度恰好为被测信号的1个周期。将方波的脉宽作为闸门导通的时间，在闸门导通的时间里，计数器记录标准时基信号通过闸门的重复周期个数。
计数器累计的结果可以换算出被测信号的周期。用时间Tx来表示：Tx=NTs 式中：Tx为被测信号的周期；N为计数器脉冲计数值；Ts为时基信号周期。
时基电路：时基信号由555定时器、RC组容件构成多谐振荡器，其两个暂态时间分别为
T1=0.7（Ra+Rb）C T2=0.7RbC
重复周期为 T=T1+T2 。由于被测信号范围为1Hz~1MHz，如果只采用一种闸门脉冲信号，则只能是10s脉冲宽度的闸门信号，若被测信号为较高频率，计数电路的位数要很多，而且测量时间过长会给用户带来不便，所以可将频率范围设为几档： 1Hz~999Hz档采用1s闸门脉宽；0.01kHz~9.99kHz档采用
0.1s闸门脉宽；0.1kHz~99.9kHz档采用0.01s闸门脉宽。多谐振荡器经二级
10分频电路后，可提取因档位变化所需的闸门时间1ms、0.1ms、0.01ms。闸门时间要求非常准确，它直接影响到测量精度，在要求高精度、高稳定度的场合，通常用晶体振荡器作为标准时基信号。在实验中我们采用的就是前一种方案。在电路中引进电位器来调节振荡器产生的频率。使得能够产生1kHz 的信号。这对后面的测量精度起到决定性的作用。
计数显示电路：在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。在计数的时候数码管不显示数字。当计数完成后，此时要使数码管显示计数完成后的数字。
控制电路：控制电路里面要产生计数清零信号和锁存控制信号。控制电路工作波形的示意图如图2-5.
第三章单元电路设计
3.1 时基电路设计
图3-1 时基电路与分频电路
它由两部分组成:
如图3-1所示，第一部分为555定时器组成的振荡器(即脉冲产生电路),要
求其产生10000Hz的脉冲.振荡器的频率计算公式为:f=1.43/((R1+2*R2)*C),因此,我们可以计算出各个参数通过计算确定了R1取430欧姆,R3取500欧姆,电容取0.1uF.这样我们得到了比较稳定的脉冲。在R1和R3之间接了一个10K的电位器便于在后面调节使得555能够产生非常接近1KHz的频率。第二部分为分频电路,主要由4518组成（4518的管脚图，功能表及波形图详见附录），因为振荡器产生的是1000Hz的脉冲,也就是其周期是0.001s,而时基信号要求为0.01s、0.1s和1s。4518为双BCD加计数器，由两个相同的同步4级计数器构成，计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数，在单个运算中，EN输入保持高电平，且在CP上升沿进位，CR线为高电平时清零。计数器在脉动模式可级联，通过将Q3连接至下一计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。
如图3-2所示，555产生的10kHz的信号经过四次分频后得到3个频率分别为100Hz、10Hz和1Hz的方波。
图3-2 1kHz的方波分频后波形图
3.2闸门电路设计
如图3-3所示，通过74151数据选择器来选择所要的10分频、100分频和1000分频。74151的CBA接拨盘开关来对选频进行控制。当CBA输入001时74151输出的方波的频率是1Hz；当CBA输入010时74151输出的方波的频率是10Hz；当CBA输入011时74151输出的方波的频率是100Hz；这里我们以输出100Hz的信号为例。分析其通过4017后出现的波形图（4017的管脚图、功能表和波形图详见附录）。4017是5位计数器，具有10个译码输出端，CP，CR，INH输入端，时钟输入端的施密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，INH为低电平时，计数器清零。100Hz的方波作为4017的CP端，如图3-3，信号通过4017后，从Q1输出的信号高电平的脉宽刚好为100Hz信号的一个周期，相当于将原信号二分频。也就是Q1的输出信号高电平持续的时间为10ms，那么这个信号可以用来导通闸门和关闭闸门。
图3-3 闸门电路
图3-4
3.3控制电路设计
通过分析我们知道控制电路这部分是本实验的最为关键和难搞的模块。其中控制模块里面又有几个小的模块，通过控制选择所要测量的东西。比如频率，周期，脉宽。同时控制电路还要产生74160的清零信号，4511的锁存信号。
控制电路。计数电路和译码显示电路详细的电路如图3-5所示。当74153的CBA 接001、010、011的时候电路实现的是测量被测信号频率的功能。当74153的CBA接100的时候实现的是测量被测信号周期的功能。当74153的CBA接101的时候实现的是测量被测信号脉宽的功能。图3-6是测试被测信号频率时的计数器CP信号波形、PT端输入波形、CLR段清零信号波形、4511锁存端波形图。其中第一个波形是被测信号的波形图、第二个是PT端输入信号的波形图、第三个是计数器的清零信号。第四个是锁存信号。PT是高电平的时候计数器开始工作。CLR为低电平的时候，计数器清零。根据图得知在计数之前对计数器进行了清零。根据4511（4511的管脚图和功能表详见附录）的功能表可以知道，当锁存信号为高电平的时候，4511不送数。如果不让4511锁存的话，那么计数器输出的信号一直往数码管里送。由于在计数，那么数码管上面一直显示数字，由于频率大，那么会发现数字一直在闪动。那么通过锁存信号可以实现计数的时候让数码管不显示，计完数后，让数码管显示计数器计到的数字的功能。根据图可以看到，当PT到达下降沿的时候，此时4511的LE端的输入信号也刚好到达下降沿。
图3-6 计数器CP信号波形、PT端输入波形、CLR段清零信号波形、4511锁
存端波形图
图3-6，是测量被测信号频率是1.1KHz的频率的图。由于multsisim软件篇幅的关系。时基电路产生的信号直接用信号发生器来代替。图中电路1K的信
号经过分频后选择的是100Hz的信号为基准信号。那么这个电路实现测量频率的范围是0.01KHz~9.99KHz的信号的频率。同时控制电路也实现了对被测信号的周期和脉宽的测量。当CBA的取一定的值，电路实现一定的测量功能。
3.4 小数点显示电路设计
在测量频率的时候，由于分3个档位，那么在不同的档的时候，小数点也要跟着显示。比如CBA接011测量频率的时候，它所测信号频率的范围是0.1KHz~99.9KHz，那么在显示的时候三个数码管的第二个数码管的小数点要显示。CBA接010测量频率的时候，它所测信号频率的范围是0.01KHz~9.99KHz，那么显示的时候，最高位的数码管的小数点也要显示。对比一下两个输入的高低电平可以发现CA位不一样，显示的小数点就不一样。我们可以想到可以通过74153数据选择器来实现小数点显示的问题。具体的实现方法见图3-7所示。
3.5整体电路图
图3-8 整体电路图
3.6整机原件清单
第四章测试与调整
4.1 时基电路的调测
首先调测时基信号，通过555定时器、RC阻容件构成多谐振荡器的两个暂态时间公式，选择R1=8.2K?，R2=5.1K?，C=0.01μF。把555产生的信号接到示波器中，调节电位器使得输出的信号的频率为1KHz。同时输出信号的频率也要稳定。测完后，下面测试分频后的频率，分别接一级分频、二级分频、三级分频的输出端，测试其信号。测出来的信号频率和理论值很接近。由于是将示波器的测量端分别测量每个原件的输出端。下面我在实验中把74151和拨盘开关接好，通过拨盘开关来控制74151的输出信号，把示波器的测量端接74151的输出端。在CBA取三个不同的高低电平时，得到三个不同频率的信号。具体的波形图见图3-2所示。这里就不再重复了。这样，时基电路这部分就测试完毕，没有问题了。
4.2 显示电路的调测
由于在设计过程中，控制电路这部分比较难，要花时间在上面设计电路。为了节约时间，我在课程设计的过程中就先连接后面的显示电路和计数电路。首先是对数码管（数码管的管脚图和功能表详见附录）的显示进行了调测。
图4-1 显示电路调测连接图
如图4-1所示接好显示电路（这里就只给出一个数码管说明一下）。然后将4511的5端接地。然后给4511的6217端分别接高低电平，数码管就会显示对应的数字。比如6217分别接1000，那么数码管就对应显示数字8.同样，还有两个数码管也按上图接好。接好后的测试方法同上。这样，显示电路也就搞好了。
4-3 计数电路的调测
图4-2 计数电路调测连接图
计数电路按照图4-2所示连接好，将74160的PT端，~CLR端，~LD端都接高电平，3个74160级联，构成异步十进制计数器。同时4511的5端要接0，在调测的过程中，我忘记将其置零，导致在后面数码管一直不显示数字。接好后，给最低位的74160一个CP信号。让函数信号发生器产生一个频率适当的方波。这样，计数器就开始计数了。数码管从000~999显示。计数电路就这样搞好了。在调测的过程中，74160的~CLR端，~LD端，4511的5端都是用临时的线连接。因为在后面这些端都是连接控制电路产生清零、锁存信号的输出端。
4.4 控制电路的调测
的输入的CP的频率是100Hz，此时的功能是测量范围是0.1KHz~99.9KHz。
由调试波形可以知道电路设计是正确的。这部分是测量频率的功能。同时控制电路还要实现测量周期和脉宽的功能，在前面已经说明的如何测量周期的算法，它的方法刚好和测量频率的相反，测频率的时候时基信号作为闸门信号，而测量周期是将被测信号作为闸门信号。
图4-6 测量周期连接图（部分）
测量周期的时候只需将74153的CBA置100就可以实现了。当74153的CBA为100的时候，74153的1Y输出的信号为被测信号，在图中接的是函数信号发生器，它产生的是频率为20Hz的方波。这个信号作为4017的CP信号。根据图4-6可以知道74151的输出的信号是被测信号fx，经过4017后的输出信号信号Q1、Q2的脉宽刚好为fx的周期，这个原理在前面测量频率部分已经介绍过，这里就不再重复了。其中Q1信号非一下，就可以作为74160的~CLR端的清零信号，Q2的信号接74160的PT端作为的闸门信号，在PT一直为高电平的时候计数器计数。PT的高电平持续的时间刚好为fx的周期。在闸门导通的时间，即PT一直为高电平的时候，计数器记录标准时基信号通过闸门的重复周期个数。计数器累计的结果可以换算出被测信号的周期，用时间Tx来表示：
Tx=NTs
式中：Tx为被测信号的周期；
N为计数器脉冲计数值；
Ts为时钟信号周期。
根据Ts=1ms，N=50.可以知道被测信号的周期为50ms，在电路中我们给出被测信号的频率为20Hz。那么测量的结果和理论值是一样的。以上是对被测信号周期测量的部分。调测过程中电路的输入输出波形图见图4-7，其中的控制计数器计数的原理和测量频率所用的方法一样。
最后是测量脉宽部分的调测。测量脉冲宽度的原理与测量周期的原理十分相似。所不同的是，它直接用整形后的脉冲信号的宽度tw作为闸门的导通时间。在闸门导通的时间内，测量时基信号的重复周期，并由式tw=NTs得出脉冲宽度值。如图4-8所示，与图4-7对比一下，会发现PT信号，~CLR端信号，锁存信号的脉宽为4-7图中对应的波形脉宽的一半。那么最终数码管显示的数字应该是25.
实际的测量值也与理论值非常接近。那么到此，整个控制电路部分实现的控制功能都已经实现了。到这里，会发现控制电路这个模块在这个课程设计中占的分量。也是整个设计过程的精华所在。把控制电路这部分搞定，那么本次的课程设计也就基本完成了。
4.5 整体指标测试
被测信号频率周期脉宽的测量
档位测量范围被测信号频率测量值
001 1Hz~999Hz 207 Hz 210Hz
011 0.1kHz~99.9kHz 27.1KHz 27.2KHz
010 0.01KHz~9.99KHz 3.25KHz 3.26KHz
100 测量周期 20.1Hz 49ms
101 测量脉宽 20.1Hz 24ms
第五章设计小结
5.1 设计任务完成情况
通过为期两周的课程设计，完成了本次设计的技术指标，刚开始设计的时候，由于控制电路这部分比较难搞定，所以在连接电路的时候，就会停下来设计控制电路，为了提高效率，在实际的操作中，先连好时基电路，分频电路测试通过后，再把显示电路和计数电路连好，调测符合要求。最后搞定控制电路的连接。最后完成的一块电路板，它所实现的功能就是可以测被测信号的频率，周期和脉宽。在调测的过程中发现测量频率时，档位在1Hz~999Hz，最终得到的结果的误差稍微大了点，其他的测量结果非常接近测量值。
5.2 问题及改进
在设计的555构成多谐振荡器输出的方波信号，由于电路里面使用的电容元件，在实验的时候，随着实验室里面温度的变化，输出信号的频率也会发生变化，这是造成误差的一个原因，为了在验收的时候提高测量的准确性，所以在测量前要调节电位器，把产生的方波信号接示波器，测量其输出频率，调节电位器，使输出的信号非常接近1KHz，这样的话在后面的测量中会减小误差。在调测计数显示电路的时候，在连接4511元件的时候忘记了将4511的5端接地，导致数码管无法计数，在实验的过程中，连接好电路以后，发现没反应，然后通过示波
器一个一个检测元件的输入和输出信号，看看是不是和理论的一样。找出不符合理论的那部分，对照电路图进行检查修改，最后发现有的芯片的使能端没有接地，导致元件的功能没有实现。所以在连接电路的时候要细心，这也是要改进的地方。不然的话就会出现一个又一个的连接上面的问题。在最终测量频率很低的时候，那么本次电路测量频率的算法就有了一定的缺点。例如，当被测信号为0.5Hz时，其周期为2s，这时闸门的脉冲仍为1s显然是不行的。故应该加宽闸门脉冲的宽度假设闸门脉冲宽度加至10S，则闸门导通期间可计数5次，由于计数值5是10s 的计数结果，故在显示之间必须将计数值除以10.加宽闸门信号也会带来一些问题：计数结果要进行除以10的运算，每次测量的时间最少要10s，时间过长不符合人们的测量习惯，由于闸门期间计数值过少，测量的精度也会下降。为了克服测量低频信号时的不足，可以使用另一种算法。将被测信号送入被测信号闸门产生电路，该电路输出一个脉冲信号，脉宽与被测信号的周期相等。再用闸门产生电路输出的闸门信号控制闸门电路的导通与开断。设置一个频率精度较高的周期信号（例如10KHz）作为时基信号，当闸门导通时，时基信号通过闸门到达计数电路计数。由于闸门导通时间与被测信号周期相同，则可根据计数器计数值和时基信号的周期算出被测信号的周期T。T=时基信号周期*计数器计数值。再根据频率和周期互为倒数的关系，算出被测信号的频率f。这里面就提供一个思想。没有通过实践去验证。不可避免，这个算法也有它自己的缺陷。
5.3心得体会
本次实习让我们体味到设计电路、连接电路、调测电路过程中的乐苦与甜。设计是我们将来必需的技能，这次实习恰恰给我们提供了一个应用自己所学知识的机会，从到图书馆查找资料到对电路的设计对电路的调试再到最后电路的成型，都对我所学的知识进行了检验。在实习的过程中发现了以前学的数字电路的知识掌握的不牢。同时在设计的过程中，遇到了一些以前没有见到过的元件，但是通过查找资料来学习这些元件的功能和使用。制作过程是一个考验人耐心的过程，不能有丝毫的急躁，马虎，对电路的调试要一步一步来，不能急躁，因为是在电脑上调试，比较慢，又要求我们有一个比较正确的调试方法，像把频率调准等等。这又要我们要灵活处理，在不影响试验的前提下可以加快进度。合理的分配时间。在设计控制电路的时候，我们可以连接译码显示和计数电路，这
样就加快了完成的进度。最重要的是要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。
附录
CC 4518十进制同步加/减计数器
简要说明
CC4518 为双BCD 加计数器，该器件由两个相同的同步4 级计数器组成。计数器级为D 型触发器。具有内部可交换CP 和EN 线，用于在时钟上升沿或下降沿加计数。在单个单元运算中，EN 输入保持高电平，且在CP 上升沿进位。CR 线为高电平时，计数器清零。计数器在脉动模式可级联，通过将Q3 连接至下一计数器的EN 输入端可实现级联。同时后者的CP输入保持低电平。
4518 管脚图
4518功能表及波形图
CC十进制计数器/脉冲分配器
简要说明：
CC4017 是5 位Johnson 计数器，具有10 个译码输出，CP，CR，INH 输入端。时钟输入端的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，INH 为低电平时，计数器在时钟上升沿计数；反之计数功能无效。CR 为高电平时，计数器清零。Johnson 计数器提供了快速操作，2 输入译码选通和无毛刺译码输出，防锁选通，保证了正确的计数顺序。译码输出一般为低电平，只有在对应时钟周期内保持高电平。
4017管脚图
4017功能表及波形图
CC4511 4线－七段所存译码器/驱动器
简要说明
CC4511是BCD－7 段所存译码驱动器，在同一单片结构上由COS/MOS 逻辑器件和n－p－n 双极型晶体管构成。这些器件的组合，使CC4511 具有低静态耗散和高抗干扰及源电流高达25mA 的性能。由此可直接驱动LED 及其它器件。LT、BI、LE 输入端分别检测显示、亮度调节、存储或选通一BCD 码等功能。当使用外部多路转换电路时，可多路转换和显示几种不同的信号。
4511管脚图
4511功能表
数码管的管脚图
数码码功能表
74160十进制同步计数器（异步清除）
160 的清除端是异步的。当清除端/MR 为低电平时，不管时钟端CP 状态如何，即可完成清除功能。160 的预置是同步的。当置入控制器/PE 为低电平时，在CP 上升沿作用下，输出端Q0－Q3 与数据输入端P0－P3 一致。对于54/74160，当CP 由低至高跳变或跳变前，如果计数控制端CEP、CET为高电平，则/PE 应避免由低至高电平的跳变，而54/74LS160 无此种限制。160 的计数是同步的，靠CP 同时加在四个触发器上而实现的。当CEP、CET 均
为高电平时，在CP 上升沿作用下Q0－Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。对于54/74160，只有当CP 为高电平时，CEP、CET 才允许由高至低电平的跳变，而54/74LS160的CEP、CET 跳变与CP 无关。160 有超前进位功能。当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为Q0 的高电平部分。在不外加门电路的情况下，可级联成N 位同步计数器。对于54/74LS160，在CP 出现前，即使CEP、CET、/MR 发生变化，电路的功能也不受影响。
74160 管脚图74160 功能表
说明：H－高电平L－低电平X－任意7404 六反向器
逻辑图
74132 四2输入与非门（有施密特触发器）
管脚图：
74151 8选1数据选择器
管脚图：
74153 双4选1数据选择器
管脚图：
参考文献
1.张顺兴. 数字电路与系统设计. 第1版. 南京：东南大学出版社，2004
2.邹其洪. 电工电子实验与计算机仿真. 第1版. 北京：电子工业出版社，200
3.9
3.王玉秀. 电工电子基础实验. 第1版. 南京：东南大学出版社，2006
4.孙肖子. 模拟电子技术基础. 第1版. 西安：西安电子科技大学出版社，2001.1
5.谢自美. 电子线路设计?实验?测试. 第2版. 武昌：华中科技大学出版社，2000.7
6.张豫滇. 电子电路课程设计. 第1版. 南京：河海大学出版社，2005.8
4.2.3简易数字频率计电路设计 数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波、方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率、转速、声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器。 一、设计目的 1. 了解数字频率计测量频率与测量周期的基本原理； 2. 熟练掌握数字频率计的设计与调试方法及减小测量误差的方法。 二、设计任务与要求 要求设计一个简易的数字频率计，测量给定信号的频率，并用十进制数字显示，具体指标为： 1.测量范围：1HZ—9.999KHZ，闸门时间1s； 10 HZ—99.99KHZ，闸门时间0.1s； 100 HZ—999.9KHZ，闸门时间10ms； 1 KHZ—9999KHZ，闸门时间1ms； 2.显示方式：四位十进制数 3. 当被测信号的频率超出测量范围时,报警. 三、数字频率计基本原理及电路设计 所谓频率，就是周期性信号在单位时间 (1s) 内变化的次数．若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为 fx=N/T 。因此，可以将信号放大整形后由计数器累计单位时间内的信号个数，然后经译码、显示输出测量结果，这是所谓的测频法。可见数字频率计主要由放大整形电路、闸门电路、计数器电路、锁存器、时基电路、逻辑控制、译码显示电路几部分组成，总体结构如图4-2-6：
图4-2-6数字频率计原理图 从原理图可知，被测信号Vx经放大整形电路变成计数器所要求的脉冲信号Ⅰ，其频率与被测信号的频率fx相同。时基电路提供标准时间基准信号Ⅱ，具有固定宽度T的方波时基信号II作为闸门的一个输入端，控制闸门的开放时间，被测信号I从闸门另一端输入，被测信号频率为fx,闸门宽度T，若在闸门时间内计数器计得的脉冲个数为N，则被测信号频率fx=N/THz。可见，闸门时间T决定量程,通过闸门时基选择开关选择,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.在整个电路中,时基电路是关键,闸门信号脉冲宽度是否精确直接决定了测量结果是否精确.逻辑控制电路的作用有两个：一是产生锁存脉冲Ⅳ，使显示器上的数字稳定；二是产生清“0”脉冲Ⅴ，使计数器每次测量从零开始计数。 1.放大整形电路 放大整形电路可以采用晶体管 3DGl00和74LS00，其中3DGl00组成放大器将输入频率为fx的周期信号如正弦波、三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。 2.时基电路 时基电路的作用是产生标准的时间信号，可以由555组成的振荡器产生，若时间精度要求较高时，可采用晶体振荡器。由555定时器构成的时基电路包括脉冲产生电路和分频电路两部分。 （1）555多谐振荡电路产生时基脉冲 采用555产生1000HZ振荡脉冲的参考电路如图4-2-7所示。电阻参数可以由振荡频率计算公式f=1.43/((R1+2R2)*C)求得。 （2）分频电路 由于本设计中需要1s、0.1s、10ms、1ms四个闸门时间，555振荡器产生1000HZ，周期为1ms的脉冲信号，需经分频才能得到其他三个周期的闸门信号，可采用74LS90分别经过一级、二级、三级10分频得到。 图4-2-7 555多谐振荡电路 3. 逻辑控制电路 在时基信号II结束时产生的负跳变用来产生锁存信号Ⅳ，锁存信号Ⅳ的负跳变又用来产生清“0”信号V。脉冲信号Ⅳ和V可由两个单稳态触发器74LSl23产生，它们的脉冲宽度由电路的时间常数决定。触发脉冲从B端输入时，在触发脉冲的负跳变作用下，输出端Q可获得一正脉冲, Q非端可获得一负脉冲，其波形关系正好满足Ⅳ和V的要求。手动复位开关S按下时，计数器清“ 0 ”。参考电路如图4-2-8 图4-2-8数字频率计逻辑控制电路 4.锁存器 锁存器的作用是将计数器在闸门时间结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值．闸门时间结束时，逻辑控制电路发出锁存信号Ⅳ，将此时计数器的值送译码显示器。选用8D锁存器74LS273可以完成上述功能．当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D。从而将计数器
简易数字频率计设计报告 设计内容： 1、测量信号：方波、正弦波、三角波； 2、测量频率范围: 1Hz~9999Hz； 3、显示方式：4位十进制数显示； 4、时基电路由由555构成的多谐振荡器产生（当标准时间的精度要求较高时，应通过晶体振荡器分频获得）； 5、当被测信号的频率超出测量范围时，报警。 设计报告书写格式： 1、选题介绍和设计系统实现的功能； 2、系统设计结构框图及原理； 3、采用芯片简介； 4、设计的完整电路以及仿真结果； 5、Protel绘制的电路原理图； 6、制作的PCB； 7、课程设计过程心得体会（负责了哪些内容、学到了什么、遇到的难题及解决方法等）。 电子课程设计过程： 系统设计→在Multisim2001下仿真→应用Protel 99SE绘制电路原理图→制作PCB →撰写设计报告
简易数字频率计课程设计报告 第一章技术指标 1.1整体功能要求 1.2系统结构要求 1.3电气指标 1.4扩展指标 1.5设计条件 第二章整体方案设计 2.1 算法设计 2.2 整体方框图及原理 第三章单元电路设计 3.1 时基电路设计 3.2闸门电路设计 3.3控制电路设计 3.4 小数点显示电路设计 3.5整体电路图 3.6整机原件清单 第四章测试与调整 4.1 时基电路的调测 4.2 显示电路的调测 4-3 计数电路的调测 4.4 控制电路的调测 4.5 整体指标测试 第五章设计小结 5.1 设计任务完成情况 5.2 问题及改进
5.3心得体会附录 参考文献
第一章技术指标 1.整体功能要求 频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。其扩展功能可以测量信号的周期和脉冲宽度。 2.系统结构要求 数字频率计的整体结构要求如图所示。图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期或脉宽，若测量频率则进一步选择档位。 数字频率计整体方案结构方框图 3.电气指标 3.1被测信号波形：正弦波、三角波和矩形波。 3.2 测量频率范围：分三档： 1Hz~999Hz 0.01kHz~9.99kHz 0.1kHz~99.9kHz 3.3 测量周期范围：1ms~1s。 3.4 测量脉宽范围：1ms~1s。 3.5测量精度：显示3位有效数字（要求分析1Hz、1kHz和999kHz的测量误 差）。 3.6当被测信号的频率超出测量范围时,报警. 4.扩展指标 要求测量频率值时，1Hz~99.9kHz的精度均为+1。
长安大学 电子技术课程设计 数字频率计的设计 专业： 班级： 姓名 指导教师： 日期：
目录 引言 第一章系统概述 一、设计方案的选择 1、计数法 2、计时法 二、整体框图及原理 第二章单元电路设计 一、放大电路设计 二、闸门电路设计 三、时基电路设计 四、控制电路设计 五、报警电路设计 六、整体电路图 七、整机元件清单 第三章设计小结 一、设计任务完成情况 二、问题及改进 三、心得体会 鸣谢 附录
引言 题目：数字频率计的设计 初始条件： 本设计可以使用在数模电理论课上学过或没学过的集成器件和必要的门电路构建简易频率计，用数码管显示频率计数值。 要求完成的主要任务： ①设计一个频率计。要求用4位7段数码管显示待测频率，并用发光二极管表示单位。 ②测量频率的范围：100hz—100khz。 ③测量信号类型：正弦波和方波。 ④具有超量程报警功能。 摘要： 本次课程设是基于TTL系列芯片的简易数字频率计,数字频率计应用所学的数字电路和模拟电路的知识进行设计。在设计过程中，所有电路仿真均基于Multisim仿真软件。本课程设计介绍了简易频率计的设计方案及其基本原理，并着重介绍了频率计各单元电路的设计思路，原理及仿真，整体电路的的工作原理，控制器件的工作情况。设计共有三大组成部分：一是原理电路的设计，本部分详细讲解了电路的理论实现，是关键部分；二是性能测试，这部分用于测试设计是否符合任务要求。三是是对本次课程设计的总结。 关键字：频率计、TTL芯片、时基电路、逻辑控制、分频、计数、报警
第一章系统概述 一、设计方案的选择 信号的频率就是信号在单位时间内所产生的脉冲个数，其表达式为f=N/T，其中f为被测信号的频率，N为计数器所累计的脉冲个数，T为产生N个脉冲所需的时间。计数器所记录的结果，就是被测信号的频率。如在1s内记录1000个脉冲，则被测信号的频率为1000HZ。测量频率的基本方法有两种：计数法和计时法，或称测频法和测周期法。 1、计数法 计数法是将被测信号通过一个定时闸门加到计数器进行计数的方法，如果闸门打开的时间为T，计数器得到的计数值为N1，则被测频率为f=N1/T。改变时间T，则可改变测量频率范围。如图（1-1-1） 计数值N1 被测信号 标准闸门 T 图 1-1-1 测频法测量原理 设在T期间，计数器的精确计数值应为N,根据计数器的计数特性可知，N1的绝对误差是N1=N+1,N1的相对误差为δN1=(N1-N)/N=1/N。由N1的相对误差可知，N的数值愈大，相对误差愈小，成反比关系。因此，在f以确定的条件下，为减少N的相对误差，可通过增大T的方法来降低测量误差。当T为某确定值时（通常取1s），则有f1=N1,而f=N，故有f1的相对误差：δf1=(f1-f)/f=1/f 从上式可知f1的相对误差与f成反比关系，即信号频率越高，误差越小；而信号频率越低，则测量误差越大。因此测频法适合用于对高频信号的测量，频率越高，测量精度也越高。
. . . . 哈尔滨工业大学 简易频率计的仿真设计
目录 1．设计要求 2. 总电路图及工作原理 3.电路组成介绍 3.1脉冲形成电路 3.2闸门电路 3.3时基电路 3.4计数译码显示电路 4. 电路的测试 5. 分析与评价 附录：元器件清单 1．设计要求 本次设计任务是要求设计一个简易的数字频率计，即用数字显示被测信号频率的仪 2
器，数字频率计的设计指标有： 1. 测量信号：正弦信号、方波信号等周期变化的物理信号； 2. 测量频率范围：0Hz~9999Hz； 3. 显示方式：4位十进制数显示。 2.电路工作原理 频率计总电路图如下所示： 2
频率计的基本原理：通过将被测周期信号整形为同频率的方波信号后，利用555定时器组成的振荡电路所产生的频率为1Hz的标准方波，作为基准时钟，与被整形后的方波信号一起经过闸门电路处理输入计数电路，再利用74LS90N的十进制计数功能进行级联计数，计数后输入8位数据/地址锁存器74LS273N以实现锁存和清零功能，最后输入到译码显示电路中，用BCD7段译码器显示出来，这样就实现了对被测周期信号的频率测量并显示的功能。 频率计的工作原理流程图如下所示： 3.电路组成介绍 3.1脉冲形成电路 脉冲形成电路由信号发生器与整形电路组成，输入信号先经过限幅器，再经过施密特触发器整形，当输入信号幅度较小时，限幅器的二极管均截止，不起限副作用。由555组成的施密特触发器对经过限幅器的信号进行整形得到标准的方波信号。线路图如下所示： 2
3.2闸门电路 闸门电路的作用是控制计数器的输入脉冲，在电路中用一个与非门来实现（如下图所标注）。当标准信号（正脉冲）来到时闸门开通，被侧信号的脉冲通过闸门进入计时器计数；正脉冲结束时闸门关闭，计数器无时钟脉冲输入。 闸门电路 2
数电课程设计报告：频率计 目录 一、设计指标 二、系统概述 1.设计思想 2.可行性论证 3.工作过程 三、单元电路设计及分析 1.器件选择 2.设计及工作原理分析 四、电路的组构及调试 1.遇到的问题 2.现象记录及原因分析 3.解决及结果 4.功能的测试方法、步骤、设备、记录的数据 五、总结 1.体会 2.电路总图 六、参考文献 一、设计指标 设计指标：要求设计一个测量TTL方波信号频率的数字系统。测试值采用4个LED七段数码管显示，并以发光二极管只是测量对象（频率）的单位：Hz、kHz。
频率的测量范围有四档量程。 1）测量结果显示四位有效数字，测量精度为万分之一。 2）频率测量范围：100.1Hz——999.9kHz，分为： 第一档： 100.0Hz——999.9Hz 第二档： 1.000kHz——9.999kHz 第三档： 10.00kHz——99.99kHz 第四档： 100.0kHz——999.9kHz 3）量程切换可以采用两个按键SWB、SWA手动切换。 扩展要求： 一、当被测频率大于999.9kHz，超出最大值时，设置亮一个警灯，并同时发出报警声音。 二、自动切换量程 提示： 1.计数器计到9999时，产生溢出信号CO，启动量程加档。 2.显示不足4位有效数字时量程减档。 三、各量程输出信号的频率最高位有效数字为1、2、3、4、5、6、7、8、9。 二、系统概述 1.设计思想 周期性信号频率可通过记录信号在1s内的周期数来确定其频率。
累计标准时间Ts中被测信号的脉冲个数Nx，被测信号频率：fx≈Nx/Ts 测量时间Ts选择：由于测量时间Ts需要根据被测信号的频率切换，所以通常对振荡时钟进行分频以获得不同的定时时间。 采样定时、显示锁存、计数器清零的控制时序波形图 2.可行性论证 用计数器实现记录周期数的功能；用时基信号产生计数时间作为采样时间；用四位动态扫描通过数码管显示结果；因为如果计数器直接把数据输入到数码管显示，那么数码管的数据就会不断变化，累计增加的情况，所以采用锁存器，在每个时间信号内，通过一个高电平使能有效，将计数器的数值锁存到寄存器或者锁存器；为了不要让每次锁存的数据会比上次
一课程设计题目：数字频率计的设计 二、功能要求 （1）主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。 （2）率范围：分四1Hz~999Hz、01kHz~9.99kHz、1kHz~99.9kHz、10~999KHZ (3)周期范围：1ms~1s。 （4）用3个发光二极管表示单位，分别对应3个高档位。 三频率计设计原理框图 正弦波 数字频率计原理框图 1
测试电路原理：在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s 的闸门信号。改闸门信号控制闸门电路的导通与开断。让被测信号送入闸门电路，当1s闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1s闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s内被测信号的周期个数，即为被测信号的频率。测量频率的误差与闸门信号的精度直接相关。 被测信号 频率测量算法对应的方框图 四、各部分电路及仿真 1 整形电路部分 整形电路的目的是将三角波、正弦波变成方便计数的脉冲信号。整形电路可以直接用555定时器构成施密特触发。 本次设计采用555定时器，适当连接若干个电阻就可以构成触发器 图1-1 整形电路 将555定时器的THR和TR1两个输入端连在一起作为信号输入端，则可得到 显示电路 闸门产生 输入电路闸门计数电路
施密特触发器，为了提高其稳定性通常要在要在CON端口接入一个0.01uf左右的滤波电容。但使用555定时器的时候输入的电压应该要大于5V，本次设计直接用信号源来做输入信号，并且信号源的振幅为10V，没有用放大电路将信号放大。 2 时基电路 时基电路时用来控制闸门信号选通的时间，由于本次设计的频率计测试范围是0到999KHz，故时基信号要有1ms 10ms 100ms 1s，基于上述，还需要一个分频器分出不同的频率。设计过程如下：可用一个多谐振电路产生频率为1KHz的脉冲信号（即T=1ms），然后使用分频器产生10ms 100ms 1s。 多谐振电路可以采用555定时器或者晶体振荡器来完成。本次设计采用555定时器实现，本次设计的精确度要求比较低，而且555定时器组成的多谐振荡起的最高振荡频率只能最多1MHz，而我们将用555定时器产生1Kz的频率，满足在该范围之内。分频器采用10分频，可用74LS90或者74LS160。 图2-1555定时器构成的多谐振振荡器 555多谐振振荡器设计参数：设计一个震荡周期为1ms，输出的占空比 2 3 q
电气与信息工程学院 数字频率计 设计报告书 前言 摘要：在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的 测量就显得更为重要。测量频率的方法有多种,其中数字计 数器测量频率具有精度高、使用方便、测量迅速，以及便于 实现测量过程自动化等优点，是频率测量的重要手段之一。 其原理为通过测量一定闸门时间内信号的脉冲个数。本文阐 述了设计了一个简单的数字频率计的过程。 关键词：频率计，闸门，逻辑控制，计数-锁存
目录 第一章设计目的 第二章设计任务和设计要求 2.1 设计任务及基本要求 2.2.系统结构要求 第三章系统概述 3.1概述 3.2设计原理及方案 第四章单元电路设计及分析 4.1 时基电路 4.2逻辑控制电路 4.3计数电路 4.4锁存电路 4.5显示译码电路 4.6 闸门电路 第五章安装与调试过程 5.1 电路的安装过程 5.2 电路的调试过程 5.3 出现的问题及解决办法 第六章结果分析 第七章收获与体会
第八章元件清单 第九章实现结果实物图 附录A 参考文献 第一章 设计目的： 1.了解数字频率计测量频率与测量周期的基本原理； 2.熟练掌握数字频率计的设计与调试方法及减小测量误 差的方法。 3.本设计与制作项目可以进一步加深我们对数字电路应 用技术方面的了解与认识，进一步熟悉数字电路系统设计、制作与调试的方法和步骤。 4.针对电子线路课程要求，对我们进行实用型电子线路设 计、安装、调试等各环节的综合性训练，培养我们运用课程中所学的理论与实践紧密结合，独立地解决实际问题的能力。
第二章 设计任务及要求： 2.1设计任务及基本要求： 设计一简易数字频率计，其基本要求是： 1)测量频率范围0～9999Hz； 2)最大读数9999HZ,闸门信号的采样时间为1s；. 3)被测信号可以是正弦波、三角波和方波； 4)显示方式为4位十进制数显示； 5)完成全部设计后，可使用EWB进行仿真，检测试验设计电路的正确性。 2.2.系统结构要求 数字频率计的整体结构要求如图所示。图中被测信号为外部信号，送入测量电路进行处理、测量。 波形 整 形 计 数 器 数 码 显 示 振荡 电 路分 频 器 控 制 门 数 据 锁 存 器 显 示 译 码 器 被测 信 号
数字频率计的设计 摘要：采用STC89C52RC单片机作为系统的核心控制器件，该系统采用直流供电，由信号输入模块、信号相加模块、滤波模块、信号比较器模块，电平转换模块组成，具有信号输入、测信号频率、测量矩形方波占空比的功能，并且具有测量精度高功耗低、抗干扰能力强等特点。
1 方案设计与比较
信号混合电路模块 方案一：同相加法器。加法器是一种数位电路，其可进行信号的加法计算。加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。同相加法器输入阻抗高，输出阻抗低反相加法器输入阻抗低，输出阻抗高当选用同相加法器时，如A输入信号时，因为是同相加法器，输入阻抗高，这样信号不太容易流入加法器，反而更容易流入B端，而影响到B端的正常使用;同样，如B输入信号时，容易流入A端，而影响到A端的正常使用。 方案二：反相加法器。当选用反相加法器时，因为加法器输入阻抗低，不管是A端，还是B端信号，更容易流入加法器，而不会影响其它路的正常使用。 综上所述选择方案一。 滤波电路模块 方案一：选用有源二阶切比雪夫高通滤波器。切比雪夫滤波电路在通带或阻带上频率响应幅度等波纹波动的滤波器。切比雪夫滤波器在过渡带比巴特沃斯滤波器的衰减快，但频率响应的幅频特性不如后者平坦。切比雪夫滤波器和理想滤波器的频率响应曲线之间的误差最小，但是在通频带内存在幅度波动，有可能有纹波波动导致电压达到施密特触发器的上限或下限出发电平，导致误触发，输出方波可能严重失真。 方案二：选用有源二阶巴特沃斯高通滤波器。巴特沃斯滤波电路的幅频响应在通带中具有最平幅度特性没有起伏，而在阻频带则逐渐下降为零，由于巴特沃斯滤波电路的幅频响应曲线很平滑，没有起伏，可以有效规避施密特比较器中的误触发，所以选用幅频响应曲线最平滑的巴特沃斯型滤波器，可以有效规避误触发。 综上所述选择方案二。
宁波工程学院 电子信息工程学院 课程设计报告 课程设计题目：简易数字频率计 起讫时间：2011年05月23日至2011年06月03日
目录第一章技术指标 1.1整体功能要求 1.2电气指标 1.3扩展指标 1.4设计条件 第二章整体方案设计 2.1 算法设计 2.2 整体方框图 2.3 计数原理 第三章单元电路设计 3.1 波形变换电路 3.2 闸门电路设计 3.3小数点显示电路设计 第四章测试与调整 4.1 硬件测试与调整 4.2 软件测试与调整 4.3 整体指标测试 第五章设计小结 5.1 设计任务完成情况 5.2 问题及改进 5.3心得体会 附录
第一章技术指标 1.1整体功能要求 设计并制作一台数字显示的简易频率计，主要用于测量正弦波、方波等周期 信号的频率值。 1.2 电气指标 1.2.1 信号波形：方波； 1.2.2 信号幅度;TTL电平； 1.2.3 信号频率：100Hz～9999Hz； 1.2.4 测量误差：≤1%； 1.2.5 测量时间：≤1s／次，连续测量； 1.2.6 显示：4位有效数字，可用数码管，LED或LCD显示。 1.3扩展指标 1.3.1 可以测量正弦波信号的频率，电压峰－峰值VPP=0.1～5V； 1.3.2 方波测量时频率测量上限为3MHz，测量误差≤1%； 1.3.3 正弦（Vopp=0.1V~5V）测量时频率测量上限为3MHz，测量误差≤1%； 1.3.4量程自动切换，且自动切换为四位有效数字输出； 1.4设计条件 1.4.1 电源条件：+5V。 1.4.2开发平台：本系统以高速SOC单片机C8051F360和FPGAEP2C8T144为 核心，主要包括9个模块，其主要配置见表1-1。 表1-1数字电子系统设计实验平台模块一览 型号名称主要配置 MCU模块SOC单片机8051F360,CPLD芯片EMP3064TC44 74151 FPGA模块EMP3064TC44,串行配置芯片，JTAG和AS配置 接口 74153 LCD和键盘模块12864中文液晶，16个按键 7404 8位高速A/D模块30MHz8位A/D转换器ADS930,信号调理电路4518 10位高速D/A模块双路100MHz10位D/A转换器THS5651,差分放 大电路，反相器
简易数字频率计电路设计
摘要 请对内容进行简短的陈述，一般不超过300字 关键字：周期；频率；数码管，锁存器，计数器，中规模电路，定时器 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。 数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波、方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率、转速、声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器。 本章要求设计一个简易的数字频率计，测量给定信号的频率，并用十进制数字显示。数字频率计主要由放大整形电路、闸门电路、计数器电路、锁存器、数码管、时基电路、逻辑控制、译码显示电路几部分组成。
目录 前言 (1) 1.数字频率计的原理 (2) 2.系统框图 (3) 3.系统各功能单元电路设计 (3) 3.1 时基电路设计 (3) 3.2 放大整形电路 (4) 3.3 逻辑控制电路 (5) 3.4 锁存单元 (6) 3.5 分频电路 (7) 3.6 显示器 (7) 3.7 报警电路 (8) 4.系统总电路图 (10) 结束语 (11) 参考文献 (12)
前言 数字频率计是一种专门对被测信号频率进行测量的电子测量仪器。被测信号可以是正弦波、方波或其它周期性变化的信号。数字频率计主要由放大整形电路、闸门电路、计数器电路、锁存器、时基电路、逻辑控制、译码显示电路几部分组成。 在传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速的跟踪捕捉到被测信号频率的变化。正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用范围。 在传统的生产制造企业中，频率计被广泛的应用在产线的生产测试中。频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。 频率计被用来对各种电子测量设备的本地振荡器进行校准。在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。
《数字频率计》技术报告 一、问题的提出 在传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速地跟踪捕捉到被测信号频率的变化。而频率计则能够快速准确的捕捉到被测信号频率的变化。 在传统的生产制造企业中，频率计被广泛的应用在生产测试中。频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。 数字频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号和尖脉冲信号的频率，而且还能对其他多种物理量的变化频率进行测量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经过传送带的产品数量等等，这些物理量的变化情况可以由有关传感器先转变成周期变化的信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出来。 二、解决技术问题及指标要求 1、技术指标
被测信号：正弦波、方波或其他连续信号； 采样时间：1秒（0.1秒、10秒）； 显示时间：1秒（2秒、3秒．．．．．．）； LED显示； 灵敏度：100mV； 测量误差：±1H z。 数字频率计是一种专门对被测信号频率进行测量的电子测量仪器。其最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N时，则被测信号的频率f=N/T。一般T=1s，所以应要求定时器尽量输出为1s的稳定脉冲。 2、设计要求 可靠性：系统准确可靠。 稳定性：灵敏度不受环境影响。 经济性：成本低。 重复性：尽量减少电路的调试点。 低功耗：功率小，持续时间长。 三、方案可行性分析（方案结构框图） 1、原理框图
简易数字频率计设计报告 目录 一.设计任务和要求 (2) 二.设计的方案的选择与论证 (2) 三.电路设计计算与分析 (4) 四.总结与心得..................................... 错误！未定义书签。2 五.附录........................................... 错误！未定义书签。3 六.参考文献....................................... 错误！未定义书签。8
一、 设计任务与要求 1.1位数：计4位十进制数。 1.2.量程 第一档 最小量程档，最大读数是9.999KHZ ，闸门信号的采样时间为1S. 第二档 最大读数是99.99KHZ ，闸门信号采样时间为0.1S. 第三档 最大读数是999.9KHZ ，闸门信号采样时间为10mS. 第四档 最大读数是9999KHZ ，闸门信号采样时间为1mS. 1.3 显示方式 （1）用七段LED 数码管显示读数，做到能显示稳定，不跳变。 （2）小数点的位置随量程的变更而自动移动 （3）为了便于读数，要求数据显示时间在0.5-5s 内连续可调 1.4具有自检功能。 1.5被测信号为方=方波信号 二、设计方案的选择与论证 2.1 算法设计 频率是周期信号每秒钟内所含的周期数值。可根据这一定义采用如图 2-1所示的算法。图2-2是根据算法构建的方框图。 被测信号 图2-2 频率测量算法对应的方框图 输入电路 闸门 计数电路 显示电路 闸门产生
整体方框图及原理 频率测量：测量频率的原理框图如图2-3.测量频率共有3个档位。被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。 周期测量：测量周期的原理框图2-4.测量周期的方法与测量频率的方法相反，即将被测信号经整形、二分频电路后转变为方波信号。方波信号中的脉冲宽度恰好为被测信号的1个周期。将方波的脉宽作为闸门导通的时间，在闸门导通的时间里，计数器记录标准时基信号通过闸门的重复周期个数。计数器累计的结果可以换算出被测信号的周期。用时间Tx来表示：Tx=NTs 式中：Tx为被测信号的周期；N为计数器脉冲计数值；Ts为时基信号周期。时基电路：时基信号由555定时器、RC组容件构成多谐振荡器，其两个暂态
哈尔滨工业大学 简易频率计的仿真设计
目录 1设计要求 2?总电路图及工作原理 3?电路组成介绍 3.1脉冲形成电路 3.2闸门电路 3.3时基电路 3.4计数译码显示电路 4.电路的测试 5.分析与评价 附录：元器件清单
1 ?设计要求 本次设计任务是要求设计一个简易的数字频率计，即用数字显示被测信号频率的仪
器，数字频率计的设计指标有： 1. 测量信号：正弦信号、方波信号等周期变化的物理信号; 2. 测量频率范围：0Hz~9999Hz 3. 显示方式：4位十进制数显示。 2. 电路工作原理 频率计总电路图如下所示: 2単汙汕驚工 ---------- k
频率计的基本原理：通过将被测周期信号整形为同频率的方波信号后，利用555定时器组成的振荡电路所产生的频率为1Hz的标准方波，作为基准时钟，与被整形后的方波信号一起经过闸门电路处理输入计数电路，再利用74LS90N的十进制计数功能进行级联计数，计数后输入8位数据/地址锁存器74LS273N以实现锁存和清零功能，最后输入到译码显示电路中，用BCD7段译码器显示出来，这样就实现了对被测周期信号的频率测量并显示的功能。 频率计的工作原理流程图如下所示： 3. 电路组成介绍 3.1脉冲形成电路 脉冲形成电路由信号发生器与整形电路组成，输入信号先经过限幅器，再经过施密特 触发器整形，当输入信号幅度较小时，限幅器的二极管均截止，不起限副作用。由555组成的施密特触发器对经过限幅器的信号进行整形得到标准的方波信号。线路图如下所示：
L 1 1 r 1 r 闸门电路 3.2闸门电路 闸门电路的作用是控制计数器的输入脉冲，在电路中用一个与非门来实现（如下图所 标注）。当标准信号（正脉冲）来到时闸门开通，被侧信号的脉冲通过闸门进入计时器计 数；正脉冲结束时闸门关闭，计数器无时钟脉冲输入 72 R2 VA - IS. THZ R 71 C5 lOnF ZFG ■ 丄 D1 X1 N?07 75 D2 jtl NdOOT
简易数字频率计课程设计 Prepared on 22 November 2020
简易频率计设计 摘要 在数字电路中，数字频率计属于时序电路，它主要由具有记忆功能的触发器构成。在计算机及各种数字仪表中，都得到了广泛的应用。在CMOS电路系列产品中，数字频率计是用量最大、品种很多的产品，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系，在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。常用的频率测量方法有测频法、测周法、测周期/频率法、F/V与A/D法。本文阐述了用测频法构成的数字频率计 关键字：时序控制频率，数字频率计，555电路 目录
1绪论 课题描述 频率是周期信号每秒钟内所含的周期数值。输入电路：由于输入的信号可以是正弦波，方波。而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。在整形之前由于不清楚被测信号的强弱的情况。所以在通过整形之前通过放大衰减处理。当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。通过时基电路及控制电路锁存器将最终频率稳定的显示在数码管上[1]。 设计任务与要求 1.频率测量范围：10～9999Hz； 2.输入电压幅度>300mV； 3.输入信号波形：任意周期信号； 4.显示位数：4 位； 5.电源： 220V 、 50Hz； 6．对所设计电路进行仿真分析。 7．编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 基本工作原理及框图 建议频率计电路框图如图1所示。
课程设计任务书 学生：专业班级：通信 指导教师：工作单位：信息工程学院 题目: 数字频率计的设计与实现 初始条件： 本设计既可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形电路和必要的门电路等，也可以使用单片机系统构建简易频率计。用数码管显示频率计数值。 要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：1周。 2、技术要求： 1）设计一个频率计。要求用4位7段数码管显示待测频率，格式为0000Hz。 2）测量频率围：10~9999Hz。 3）测量信号类型：正弦波、方波和三角波。 4）测量信号幅值：0.5~5V。 5）设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1s。 6）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。 3、查阅至少5篇参考文献。按《理工大学课程设计工作规》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规。 时间安排： 1、2013年5 月17日，布置课设具体实施计划与课程设计报告格式的要求说明。 2、2013 年 6 月18 日至2013 年6 月22 日，方案选择和电路设计。 3、2013 年6 月22 日至2013 年7 月1 日，电路调试和设计说明书撰写。 4、2013年7月5日，上交课程设计成果及报告，同时进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
目录 摘要 (3) 1电路的设计思路与原理 (4) 1.1电路设计方案的选择 (4) 1.1.1方案一：利用单片机制作频率计 (4) 1.1.2方案二：利用锁存器与计数器制作频率计 (5) 1.1.3方案三：利用定时电路与计数器制作频率计 (6) 1.1.4方案确定 (7) 1.2 原理及技术指标 (8) 1.3 单元电路设计及参数计算 (9) 1.3.1时基电路 (9) 1.3.2放大整形电路 (10) 1.3.3逻辑控制电路 (11) 1.3.4计数器 (13) 1.3.5锁存器 (15) 1.3.6译码电路 (16) 2仿真结果及分析 (16) 2.1仿真总图 (16) 2.2单个元电路仿真图 (17) 2.3测试结果 (20) 3测试的数据和理论计算的比较分析 (20) 4制作与调试中出现的故障、原因及排除方法 (20) 4.1故障a (20) 4.2故障b (21) 4.3故障c (21) 4.4故障d (21) 4.5故障e (22) 5 心得体会 (22)
简易数字显示频率计的设计 摘要：本文应用NE555构成时钟电路，7809构成稳压电源电路，CD4017构成控制电路，CD40110和数码管组成计数锁存译码显示电路，实现可测量1HZ-99HZ这个频段的数字频率计数器。 关键词：脉冲；频率；计数；控制 1 引言 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量显得很重要。测量频率的方法有很多,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。 2 电子计数器测频方法 电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率、转速、声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器。 3 简易数字频率计电路组成框图 本设计主要运用数字电路的知识，由NE555构成时钟电路，7809构成稳压电源电路，CD4017构成控制电路，CD40110和数码管组成计数锁存译码显示电路。从单元电路的功能进行划分，该频率计由四大模块组成，分别是电源电路、时钟电路（闸门）、计数译码显示电路、控制电路（被测信号输入电路、锁存及清零）。电路结构如图1所示。 图1 简易数字频率计电路组成框图 4 单元模块电路设计
4.1电源电路 在电子电路中，通常都需要电压稳定的直流电源供电。小功率的稳压电源的组成如图2所示，它由电源变压器、整流电路、滤波电路和稳压电路四部分组成。 图2 电源电路 220V市电经220V/12V变压器T降压，二极管桥式整流电路整流，1000uF电容滤波后送人7809的输入端（1脚）。7809的第二脚接地，第三脚输出稳压的直流电压，C7、C8是为了进一步改变输出电压的纹波。红色发光管LED指示电源的工作状态，R9为LED的限流电阻，取值为5.1K。 4.2 时钟电路 电路如图3所示，由NE555构成的多谐振电路，3脚输出振荡脉冲，其中LED为黄色发光二极管，R1为5.1K，R2为1K，R3为10K，C1,C5为100UF,C4为0.01UF，C2为1000PF,R PE 选取10K。 图3 时钟电路 4.3计数、显示电路
课程设计任务书 学生姓名：覃朝光专业班级：通信1103 指导教师：工作单位：信息工程学院 题目: 数字频率计的设计与实现 初始条件： 本设计既可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形电路和必要的门电路等，也可以使用单片机系统构建简易频率计。用数码管显示频率计数值。 要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：1周。 2、技术要求： 1）设计一个频率计。要求用4位7段数码管显示待测频率，格式为0000Hz。 2）测量频率范围：10~9999Hz。 3）测量信号类型：正弦波、方波和三角波。 4）测量信号幅值：0.5~5V。 5）设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1s。 6）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 1、2013年5 月17日，布置课设具体实施计划与课程设计报告格式的要求说明。 2、2013 年 6 月18 日至2013 年6 月22 日，方案选择和电路设计。 3、2013 年6 月22 日至2013 年7 月1 日，电路调试和设计说明书撰写。 4、2013年7月5日，上交课程设计成果及报告，同时进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
目录 摘要 (3) 1电路的设计思路与原理 (4) 1.1电路设计方案的选择 (4) 1.1.1方案一：利用单片机制作频率计 (4) 1.1.2方案二：利用锁存器与计数器制作频率计 (5) 1.1.3方案三：利用定时电路与计数器制作频率计 (5) 1.1.4方案确定 (6) 1.2 原理及技术指标 (6) 1.3 单元电路设计及参数计算 (8) 1.3.1时基电路 (8) 1.3.2放大整形电路 (9) 1.3.3逻辑控制电路 (9) 1.3.4计数器 (11) 1.3.5锁存器 (12) 1.3.6译码电路 (13) 2仿真结果及分析 (13) 2.1仿真总图 (13) 2.2单个元电路仿真图 (14) 2.3测试结果 (17) 3测试的数据和理论计算的比较分析 (17) 4制作与调试中出现的故障、原因及排除方法 (17) 4.1故障a (17) 4.2故障b (18) 4.3故障c (18) 4.4故障d (18) 4.5故障e (18) 5 心得体会 (19)
第二章电路的总体设计方案 2.1方案论证与选择 2.1.1方案的提出 方案一 电路整体框架如图一所示。被测信号经过放大，整形电路将其转换成同频率的脉动信号，送入计数器进行计数，闸门的一个输入信号是秒脉冲发出的标准脉冲信号，秒脉冲信号源含有个高稳定的石英振荡器和一个多级分频器共同决定，其时间是相当精确的，计数器显示电路采用七段共阴极LED数码管。 图2-1 方案一框架图 方案二： 本方案采用单片机程序处理输入信号并且将结果直接送往LED显示，为了提高系统的稳定性，输入信号前进行放大整形，在通过A/D转换器输入单片机系统，采用这种方法可大大提高测试频率的精度和灵活性，并且能极大的减少外部干扰，采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。但采用这种方案相对设计复杂度将会大大提高并且采用单片机系统成本也会大大提高。
图2-2 方案二框架图 方案三: 采用频率计专用模块,即大规模集成电路将计数器、锁存器、译码、位和段驱动，量程及小数点选择等电路集成在一块芯片中，该方案在技术上是可行的，可以简化电路的设计，当对于设计要求中的某些指标，采用专用模块来完成比较困难，即扩展极为不便。 图2-3 方案三框架图 2.1.2方案的的比较 方案一：具有设计复杂度小、电路简洁、功能实用且成本低廉等特点，其稳
定性较好基本能满足设计要求。 方案二：采用单片机处理能较高要求，但成本提高且设计复杂，虽然可以达到很高的精度要求，但是，VHDL编程语言是我们在学习过程中没有接触过的，短期内也很难掌握并且熟练运用。 方案三：用专用频率计设计模块固然设计简单且稳定但系统可扩展性能较差。 2.1.3方案的选择 综合三种方案比较：我感觉方案一和我以前学的专业知识更接加近些，电路原理容易理解，所设计的数字频率计稳定性好，基本上能够满足设计要求，所以我采用第一种设计方案。 图2—5 数字频率计组成框图 在我的毕业设计中，数字频率计由信号输入电路、分频电路、放大整形电路、闸门电路、时基电路、逻辑控制电路、计数电路、锁存电路、译码显示电路，小