计算机组成原理第五版习题答案计算机组成原理第五版习题答案
第一章 (1)
第二章 (3)
第三章 (14)
第四章 (19)
第五章 (21)
第六章 (27)
第七章 (31)
第八章 (34)
第九章 (36)
计算机组成原理第五版习题答案
第一章
1．模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。数字计算机的主要特点是按位运算，并且不连续地跳动计算。模拟计算机用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式，而数字计算机用数字0 和 1 表示数据，采用数字计数的计算方式，程序控制的控制方式。数字计算机与模拟计算机相比，精度高，数据存储量大，逻辑判断能力强。
2．数字计算机可分为专用计算机和通用计算机，是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。
3．科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。4．主要设计思想是：采用存储程序的方式，编制好的程序和数据存放在同一存储器中，计算机可以在无人干预的情况下自动完成逐条取出指令和执行指令的任务；在机器内部，指令和数据均以二进制码表示,指令在存储器中按执行顺序存放。主要组成部分有：:运算器、逻辑器、存储器、输入设备和输出设备。
5．存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字。6．计算机硬件可直接执行的每一个基本的算术运算或逻辑运算操作称为一条指令，而解算某一问题的一串指令序列，称为程序。
7．取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。
8．半导体存储器称为内存，存储容量更大的磁盘存储器和光盘存储器称为外存，内存和外存共同用来保存二进制数据。运算器和控制器合在一起称为中央处理器，简称CPU，它用来控制计算机及进行算术逻辑运算。适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调地工作。
9．计算机的系统软件包括系统程序和应用程序。系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能用用途；应用程序是用户利用计算机来解决某些问题而编制的程序。
10．在早期的计算机中，人们是直接用机器语言来编写程序的，这种程序称为手编程序或目的程序；后来，为了编写程序方便和提高使用效率，人们使用汇编语言来编写程序，称为汇编程序；为了进一步实现程序自动化和便于程序交流，使不熟悉具体计算机的人也能很方便地使用计算机，人们又创造了算法语言，用算法语言编写的程序称为源程序，源程序通过编译系统产生编译程序，也可通过解释系统进行解释执行；随着计算机技术的日益发展，人们又创造出操作系统；随着计算机在信息处理、情报检索及各种管理系统中应用的发展，要求大量处理某些数据，建立和检索大量的表格，于是产生了数据库管理系统。
11．第一级是微程序设计级，这是一个实在的硬件级，它由机器硬件直接执行微指令；
第二级是一般机器级，也称为机器语言级，它由程序解释机器指令系统；第三级是操作系统级，它由操作系统实现；第四级是汇编语言级，它给程序人员提供一种符号形式语言，以减少程序编写的复杂性；第五级是高级语言级，它是面向用户的，为方便用户编写应用程序而设置的。用一系列的级来组成计算机的接口对于掌握计算机是如何组成的提供了一种好的结构和体制，而且用这种分级的观点来设计计算机对保证产生一个良好的系统结构也是很有帮助的。
计算机组成原理第五版习题答案
12 因为任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由硬
件完成，也可以由软件来完成。实现这种转化的媒介是软件与硬件的逻辑等价性。13．计算机应用和应用计算机在概念上是不等价的。
计算机应用是计算机学科与其他学科相结合的交叉学科，是计算机学科的组成部分，分为数值计算和非数值应用两大领域。
应用计算机是借助计算机为实现特定的信息系统功能的手段。在计算机系统的层次结构中，应用计算机是多级计算机系统层次结构的最终目标，是高级语言级之上的服务层次。
（ 2
= = = （ 2
= = = （ 2
=
=
=
计算机组成原理第五版习题答案
第二章
1．（1） 35 =?100011）
[ 35]原 10100011
[ 35]补 11011100
[ 35]反 11011101
（2）
[127]原＝01111111
[127]反＝01111111
[127]补＝01111111
（3） 127 =?1111111）
[ 127]原 11111111
[ 127]补 10000001
[ 127]反 10000000
（4） 1 =?00000001）
[ 1]原 10000001
[ 1]补 11111111 [ 1]反 11111110
2．
[x]补 = a 0. a 1a 2…a 6
解法一、
（1） 若 a 0 = 0, 则 x > 0, 也满足 x > -0.5
此时 a 1→a 6 可任意
（2） 若 a 0 = 1, 则 x <= 0, 要满足 x > -0.5, 需 a 1 = 1
即 a 0 = 1, a 1 = 1, a 2→a 6 有一个不为 0
解法二、
-0.5 = -0.1(2) = -0.100000 = 1, 100000
（1） 若 x >= 0, 则 a0 = 0, a 1→a 6 任意即可
? (1 2 )
即： 2 2 ? 2
（最接近 0 的负数）即： 2 2 ? (2 + 2 [ 2 2 ? 2 ? (1 2 ) ] [ 22 1 ? ( 1) , 2 2 ? (2 1 + 2 ) ] 计算机组成原理第五版习题答案
[x]补 = x = a 0. a 1a 2…a 6
（2） 若 x < 0, 则 x > -0.5
只需-x < 0.5, -x > 0
[x]补 = -x, [0.5]补 = 01000000 即[-x]补 < 01000000
a 0 * a 1 * a 2 a 6 + 1 < 01000000 a 0 * a 1 * a 2 a 6 < 00111111
a 0 a 1a 2 a 6 > 11000000
即 a 0a 1 = 11, a 2→a 6 不全为 0 或至少有一个为 1（但不是“其余取 0”）
3．字长 32 位浮点数，阶码 8 位，用移码表示，尾数 23 位，用补码表示，基为 2
Es
E 1→E 8
Ms
M 21
M 0
（1） 最大的数的二进制表示
E = 11111111
Ms = 0, M = 11…1（全 1）
1 11111111 01111111111111111111111
（2） 最小的二进制数
E = 11111111
Ms = 1, M = 00…0（全 0） 1 11111111 1000000000000000000000
（3） 规格化范围
正最大
E = 11…1， M = 11…1， Ms = 0
8 个
22 个
即： 22
7
1
22
正最小
E = 00…0， M = 100…0， Ms = 0
8 个
7
1
21 个
负最大
E = 00…0， M = 011…1， Ms = 1
8 个 21 个
负最小
7 1
E = 11…1， M = 00…0， Ms =1 8 个
22 个
22 )
即： 22
? ( 1) 规格化所表示的范围用集合表示为：
7 1
, 22
7
1
22 7 7 22
4．在 IEEE754 标准中，一个规格化的 32 位浮点数 x 的真值表示为：
X=
( 1)s ×（1.M ）× 2 E 127
（1）27/64=0.011011=1.1011× 2
2
E= -2+127 = 125= 0111 1101 S= 0
M= 1011 0000 0000 0000 0000 000
最后表示为：0 01111101 10110000000000000000000 （2）-27/64=-0.011011=1.1011× 2
2
E= -2+127 = 125= 0111 1101 S= 1
M= 1011 0000 0000 0000 0000 000
最后表示为：1 01111101 10110000000000000000000 5．（1）用变形补码进行计算：
[x]补=00 11011 [y]补=00 00011
[x]补 = [y]补 = [x+y]补=
00 11011 + 00 00011 00 11110
结果没有溢出，x+y=11110
(2) [x]补=00 11011 [y]补=11 01011
[x]补 = [y]补 = [x+y]补=
00 11011 + 11 01011 00 00110
结果没有溢出，x+y=00110
（3）[x]补=11 01010 [y]补=11 111111
[x]补 = [y]补 = [x+y]补=
00 01010 + 00 11111 11 01001
结果没有溢出，x+y=?10111
6．[x-y]补=[x]补+[-y]补 （1）[x]补=00 11011
[-y]补=00 11111
[x]补 =
00 11011 [-y]补 = + 00 11111 [x-y]补= 01 11010
结果有正溢出，x?y=11010
（2）[x]补=00 10111
[-y]补=11 00101
[x]补 =
00 10111 [-y]补 = + 11 00101 [x-y]补= 11 11100
结果没有溢出，x?y=?00100
（3）[x]补=00 11011 [-y]补=00 10011
[x]补= 00 11011
[-y]补= + 00 10011
[x-y]补= 01 01110
结果有正溢出，x?y=10010
7．（1）用原码阵列乘法器：
[x]原=0 11011 [y]原=1 11111
因符号位单独考虑，|x|=11011 |y|=11111
1 1 0 1 1
×) 1 1 1 1 1
——————————————————————————
1 1 0 1 1
1 1 0 1 1
1 1 0 1 1
1 1 0 1 1
1 1 0 1 1
1 1 0 1 0 0 0 1 0 1
[x×y]原=1 1101000101
用补码阵列乘法器：
[x]补=0 11011 [y]补=1 00001
乘积符号位为：1
|x|=11011 |y|=11111
1 1 0 1 1
×) 1 1 1 1 1
——————————————————————————
1 1 0 1 1
1 1 0 1 1
1 1 0 1 1
1 1 0 1 1
1 1 0 1 0 0 0 1 0 1
[x×y]补=1 0010111011
(2) 用原码阵列乘法器：
[x]原=1 11111 [y]原=1 11011
因符号位单独考虑，|x|=11111 |y|=11011
1 1 1 1 1
×) 1 1 0 1 1
——————————————————————————
1 1 1 1 1
1 1 1 1 1
0 0 0 0 0
1 1 1 1 1
1 1 1 1 1
1 1 0 1 0 0 0 1 0 1
[x×y]原=0 1101000101
用补码阵列乘法器：
[x]补=1 00001 [y]补=1 00101
乘积符号位为：1
|x|=11111 |y|=11011
1 1 1 1 1
×) 1 1 0 1 1
——————————————————————————
1 1 1 1 1
1 1 1 1 1
0 0 0 0 0
1 1 1 1 1
1
1
1
1
1
[x×y]补=0 1101000101
8．(1) [x]原=[x]补=0 11000
[-∣y ∣]补=1 00001
被除数 X 0 11000 +[-|y|]补 1 00001
----------------------------------------------------
余数为负 1 11001 →q0=0
左移 1 10010 +[|y|]补
0 11111
----------------------------------------------------
余数为正 0 10001 →q1=1
左移 1 00010 +[-|y|]补
1 00001
----------------------------------------------------
余数为正 0 00011 →q2=1
左移 0 00110 +[-|y|]补
1 00001
----------------------------------------------------
余数为负 1 00111 →q3=0
左移 0 01110 +[|y|]补
0 11111
----------------------------------------------------
余数为负 1 01101 →q4=0
左移 0 11010 +[|y|]补
0 11111
----------------------------------------------------
余数为负 1 11001 →q5=0
+[|y|]补
0 11111 ----------------------------------------------------
余数 0 11000
故 [x÷y]原=1.11000 即 x÷y= ?0.11000 余数为 0 11000
(2)
[∣x ∣]补=0 01011
[-∣y ∣]补=1 00111
被除数 X 0 01011 +[-|y|]补 1 00111
----------------------------------------------------
余数为负 1 10010 →q0=0
x+y= 1.010010*2 = 2 *-0.101110
左移 1 00100 +[|y|]补 0 11001
----------------------------------------------------
余数为负 1 11101 →q1=0
左移 1 11010 +[|y|]补
0 11001
----------------------------------------------------
余数为正 0 10011 →q2=1
左移 1 00110 +[-|y|]补
1 00111
----------------------------------------------------
余数为正 0 01101 →q3=1
左移 0 11010 +[-|y|]补
1 00111
----------------------------------------------------
余数为正 0 00001 →q4=1
左移 0 00010 +[-|y|]补
1 00111
----------------------------------------------------
余数为负 1 01001 →q5=0 +[|y|]补
0 11001
----------------------------------------------------
余数 0 00010
x÷y= ?0.01110
余数为 0 00010
9．(1) x = 2-011*0.100101, y = 2-010*(-0.011110)
[x]浮 = 11101,0.100101 [y]浮 = 11110,-0.011110 Ex-Ey = 11101+00010=11111 [x]浮 = 11110,0.010010(1)
x+y 0 0. 0 1 0 0 1 0 (1)
+ 1 1. 1 0 0 0 1 0
1 1. 1 1 0 1 0 0 (1)
规格化处理: 1.010010 阶码
11100
-4 -4
x-y
0 0. 0 1 0 0 1 0 (1) + 0 0. 0 1 1 1 1 0
0 0 1 1 0 0 0 0 (1) 规格化处理:
0.110000
阶码
11110
x-y=2-2*0.110001
(2) x = 2-101*(-0.010110), y = 2-100*0.010110
[x]浮= 11011,-0.010110 [y]= 11100,0.010110
Ex-Ey = 11011+00100 = 11111 [x]浮= 11100,1.110101(0) x+y 1 1. 1 1 0 1 0 1
+ 0 0. 0 1 0 1 1 0
0 0. 0 0 1 0 1 1
规格化处理: 0.101100 x+y= 0.101100*2
阶码
-6
11010
x-y
1 1.1 1 0 1 0 1 + 1 1.1 0 1 0 1 0
1 1.0 1 1 1 1 1
规格化处理: 1.011111 阶码
11100
x-y=-0.100001*2
-4
10．(1) Ex = 0011, Mx = 0.110100
Ey = 0100, My = 0.100100 Ez = Ex+Ey = 0111 Mx*My 0. 1 1 0 1
* 0.1 0 0 1
01101 00000 00000 01101 00000 001110101
规格化：
26*0.111011
(2) Ex = 1110, Mx = 0.011010
Ey = 0011, My = 0.111100 Ez = Ex-Ey = 1110+1101 = 1011 [Mx]补 = 00.011010
[My]补 = 00.111100, [-My]补 = 11.000100
计算机组成原理第五版习题答案
00011010 +[-My]
11000100 11011110 10111100
+[My]
00111100 11111000 11110000
0.0 +[My]
00111100 00101100 01011000
0.01 +[-My]
11000100 00011100 00111000
0.011 +[-My]
11000100 11111100 11111000
0.0110 +[My]
00111100 00110100 01101000
0.01101 +[-My]
1 1 0 00 1 0 0 0 0 1 0 1 10 0
0.01101 商 = 0.110110*2-6, 11．
4 位加法器如上图，
C i = A i B i + A i C i 1 + B i C i 1 = A i B i + ( A i + B i )C i 1 = A i B i + ( A i B i )C i 1
(1)串行进位方式
余数=0.101100*2-6
C 1 = G 1+P 1C 0 C 2 = G 2+P 2C 1 C 3 = G 3+P 3C 2 C 4 = G 4+P 4C 3 其中：G 1 = A 1B 1
G 2 = A 2B 2
G 3 = A 3B 3 G 4 = A 4B 4
P1 = A 1⊕B 1（A 1＋B 1 也对） P 2 = A 2⊕B 2 P 3 = A 3⊕B 3 P 4 = A 4⊕B 4
(2)并行进位方式 C 1 = G 1+P 1C 0
C 2 = G 2+P 2G 1+P 2P 1C 0
C 3 = G 3+P 3G 2+P 3P 2G 1+P 3P 2P 1C 0
C 4 = G 4+P 4G 3+P 4P 3G 2+P 4P 3P 2G 1+P 4P 3P 2P 1C 0
“计算机组成原理第五版习题答案
12．(1)组成最低四位的74181 进位输出为：
C4 = C n+4 = G+PC n = G+PC0，C0为向第0 位进位
其中，G = y3+y2x3+y1x2x3+y0x1x2x3，P = x0x1x2x3，所以
C5 = y4+x4C4
C6 = y5+x5C5 = y5+x5y4+x5x4C4
(2)设标准门延迟时间为T，与或非”门延迟时间为1.5T，则进位信号C0，由最低位传
送至C6需经一个反相器、两级“与或非”门，故产生C0的最长延迟时间为
T+2*1.5T = 4T
(3)最长求和时间应从施加操作数到ALU 算起：第一片74181 有3 级“与或非”门（产
生控制参数x0, y0, C n+4），第二、三片74181 共 2 级反相器和 2 级“与或非”门（进
位链），第四片74181 求和逻辑（1 级与或非门和 1 级半加器，设其延迟时间为3T），故总的加法时间为：
t0 = 3*1.5T+2T+2*1.5T+1.5T+3T = 14T
13．设余三码编码的两个运算数为X i和Y i，第一次用二进制加法求和运算的和数为S i’，进位为C i+1’，校正后所得的余三码和数为S i，进位为C i+1，则有：
X i = X i3X i2X i1X i0
Y i = Y i3Y i2Y i1Y i0
S i’ = S i3’S i2’S i1’S i0’
s i3 s i2 s i1 s i0
Ci+1
FA FA FA FA
十进校正
+3V
FA s i3'
FA
s i2'
FA
s i1'
FA
s i0'
二进加法
X i3 Y i3 X i2 Y i2 X i1 Y i1 X i0 Y i0
当C i+1’ = 1时，S i = S i’+0011
并产生C i+1
当C i+1’ = 0时，S i = S i’+1101
根据以上分析，可画出余三码编码的十进制加法器单元电路如图所示。14．
Si=AiBiCi+ AiBiCi+ AiBiCi+ AiBiCi
图如下：
≥1 &
计算机组成原理第五版习题答案Si
Ai Bi Ci
15．设计思想：电路由三部分构成：ALU 完成定点加减法运算和逻辑运算，专用的阵列乘
法器完成乘法运算，专用的阵列除法器完成除法操作。逻辑图可参考主教材图 2.7 和图 2.9。16．设计思想：因为有八种运算，所以控制信号采用三位，S0,S1,S2。加法和减法操作利用
4 位补码加减法器完成；加1 操作可以单独设计电路实现，也可以将被加数强制为＋1 利用加减法器实现；传送操作可以利用加减法器实现，第二加数强制为0；逻辑乘和取反操作可
设计单独的逻辑运算电路，用与门和反相器实现；取补电路单独设计，参见主教材图 2.6；
乘法操作可单独设计高速乘法器，电路参见主教材图 2.7。
17. 设计思想：将74181 的S3～S0 及M 等五个控制信号缩减为S2～S0 三根信号，主教材表 2.5（功能表中的算术运算和逻辑运算相应进行简化，去除冗余操作和可替代操作：
000: 逻辑0
001: AB
010: A+B
011: A⊕B
100: A 加B
101: A 减B 减1
110: A 加A
111: A
其中，000～011 为四种逻辑运算，100～111 为四种算术运算。根据功能表可以很容易地设
计出简化的函数发生器。
2. (1) 2 / 2 =4（块）
(2) ( 2 / 2 )×(64 位/8 位)=32（片）
第三章
1. (1) 2 * 32 8
= 4M 字节
(2)
1024K * 32 512K * 8
= 2 * 4 = 8片 (3)1 位地址作芯片选择
26 24
24 22
(3)主存共需 DRAM 芯片为：4×32=128 (片)
每个内存条有 32 片 DRAM 芯片，容量为 16M×64 位，需 24 根地址线(A23~A0)完成内 存条内存储单元寻址。一共有 4 块内存条，采用 2 根高位地址线(A25~A24)，通过 2：4 译 码器译码产生片选信号对各模块板进行选择。
3. (1)根据题意，存储总容量为 64KB ，故地址总线需 16 位。现使用 16K*8 位 DRAM 芯片， 共需 16 片。芯片本身地址线占 14 位，所以采用位并联与地址串联相结合的方法来组成整 个存储器，其组成逻辑图如图所示，其中使用一片 2：4 译码器。
(2)根据已知条件，CPU 在 1us 内至少访存一次，而整个存储器的平均读/写周期为 0.5us ， 如果采用集中刷新，有 64us 的死时间，肯定不行
如果采用分散刷新，则每 1us 只能访存一次，也不行所以采用异步式刷新方式。
假定 16K*1 位的 DRAM 芯片用 128*128 矩阵存储元构成，刷新时只对 128 行进行异步方 式刷新，则刷新间隔为 2ms/128 = 15.6us ，可取刷新信号周期 15us 。
刷新一遍所用时间＝15us ×128＝1.92ms
CS 3
CS 2
CS 1
CS 0
A 13~A 0
D 0~D 7
2：4 译码器
A 14
A 15
4. (1)
1024K * 32
128K * 8
= 32片 (2)
A0?A16 CPU D0?D31
Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8
A17?A19
3:8译码器
(3)如果选择一个行地址进行刷新，刷新地址为A0-A8，因此这一行上的2048 个存储元同
时进行刷新，即在8ms 内进行512 个周期。刷新方式可采用：在8ms 中进行512 次刷新操作的集中刷新方式，或按8ms/512 = 15.5us 刷新一次的异步刷新方式。
5. 所设计的存储器单元数为1M，字长为32，故地址长度为20 位（A19~A0），所用芯片存
储单元数为256K，字长为16 位，故占用的地址长度为18 位（A17~A0）。由此可用位并联方式与地址串联方式相结合的方法组成组成整个存储器，共8 片RAM 芯片，并使用一片2：4 译码器。其存储器结构如图所示。
A19 A18 Y0
Y1
Y2
Y3
CS 0 ~ CS 3
D31?D16(高16位) CS 0 CS 1 CS 2 CS 3
CPU
256k
*16
256k
*16
W / R
W / R
A17?A16 CS 0 CS 1 CS 2 CS 3
D15?D0(低16位) W / R
6.（1）系统16 位数据，所以数据寄存器16 位
（2）系统地址128K＝217，所以地址寄存器17 位（3）共需要8 片
（4）组成框图如下
计算机组成原理第五版习题答案
CPU 32K
*8 32K
*8
32K
*8
32K
*8
地址寄存器
32K *8 32K
*8
32K
*8
32K
*8
数据CS3 CS2 CS1 CS0 寄存器
A16
2:4
译码器
A15
7.(1)组内地址用A12~A0
(2)小组译码器使用3：8 译码器
(3)RAM1~RAM5各用两片8K*8 的芯片位并联连接CS0 ~ CS3
0000H 4000H 6000H 8000H A000H C000H E000H ROM
RAM1 RAM2 RAM3 RAM4 RAM5
计算机组成原理第五版习题答案
A0?A12
ROM RAM
8K*8 RAM
8K*8
RAM
8K*8
RAM
8K*8
RAM
8K*8
D0?D15
CPU RAM
8K*8 RAM
8K*8
RAM
8K*8
RAM
8K*8
RAM
8K*8
3:8译码器
A13?A15
8.顺序存储器和交叉存储器连续读出m = 8 个字的信息总量都是：
q = 64 位*8 = 512 位
顺序存储器和交叉存储器连续读出8 个字所需的时间分别是：t1 = mT = 8*100ns = 8*10-7s
t 2 = T + (m 1)τ = 100ns + 7 * 50ns = 450ns = 4.5 *10 7 ns 顺序存储器和交叉存储器的带宽分别是：
W1 = q / t1 = 512 ? (8 *10 7 ) = 64 ?10 7 [位/ s]
W2 = q / t 2 = 512 ? (4.5 *10 7 ) = 113.8 ?10 7 [位/ s]
9.cache 的命中率
H = N c
N c + N m
2420
2420 + 80
= 0.968
r = T m
T c 240
40
= 6
cache/主存系统效率e 为
e =
1
r + (1 r )H
*100% =
1
6 + (1 6) * 0.968
*100% = 86.2%
平均访问时间T a为
T a = T c
e
40ns
0.862ns
= 46.4ns
10. h*t c+(1-h)*t m = t a
h = t a t m
t c t m
50 200
40 200
= 93.75%
计算机组成原理第五版习题答案
11.设取指周期为T，总线传送周期为τ，指令执行时间为t0
(1)t = (T+5τ+6t0)*80 = 80T+400τ+480 t0
(2) t = (T+7τ+8t0)*60 = 60T+420τ+480 t0
故不相等。
12.D
计算机组成原理第五版习题答案
第四章
1.不合理。指令最好半字长或单字长，设 16 位比较合适。
2.70 条指令，所以操作码至少为 7 位。 双操作数指令格式可以为：
7
单操作数指令格式可以为：
7
无操作数指令格式可以为：
7
12
25
－
12
3.(1)RR 型指令 (2)寄存器寻址
(3)单字长二地址指令
(4)操作码字段 OP 可以指定 26=64 种操作
4.(1)双字长二地址指令，用于访问存储器。操作码字段可指定 64 种操作。
(2)RS 型指令，一个操作数在通用寄存器（共 16 个），另一个操作数在主存中。 (3)有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共 16 个）内容加上位移 量。 5.(1)双操作数指令 (2)23=8 种寻址方式 (3)24=16 种操作 6.(1)直接寻址方式 (2)相对寻址方式 (3)变址寻址方式 (4)基址寻址方式 (5)间接寻址方式 (6)基址间接寻址方式
7.40 条指令至少需要操作码字段 6 位，所以剩下的长度为 26 位。主存的容量为 64M 字，则 设寻址模式（X ）2 位，格式如下：
31 26 25 24 23 0
OP
X
D
X= 0 0 直接寻址 有效地址 E=D
X= 0 1 立即寻址 D 字段为立即数
X= 1 0 变址寻址 有效地址 E= (RX)＋D （可寻址 64M 个存储单元） X= 1 1 相对寻址 有效地址 E=（PC ）＋D （可寻址 64M 个存储单元）
其中 RX 为变址寄存器（32 位），PC 为程序计数器（32 位）。在相对寻址时，位移量 D
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？ 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器 按 对阶操作。
直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章 内部存储器 CPU 能直接访问内存（cache 、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体 系。要求cache 的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题： 1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K ×8位SRAM 芯片组成，需要多少片； （3）需要多少位地址做芯片选择？ (1)字节M 4832*220= (2)片84*28 *51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问： （1） 若每个内存条16M ×64位，共需几个内存条？ （2）每个内存条共有多少DRAM 芯片？ （3）主存共需多少DRAM 芯片？CPU 如何选
计算机组成原理往年样题 一、选择题（共15分，每空1分） 1. 计算机中有关ALU的描述，_ _是正确的。 A．只做算术运算，不做逻辑运算 B．只做加法 C．能存放运算结果 D．以上答案都不对 2. 某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线的数目分别为_ ____。 A．64，16 B. 16，64 C. 64，8 D. 16，16 3. 将变址寄存器的内容与指令地址码给出的位移量之和作为操作数地址或转移地址的 寻址方式称为__ ____寻址。 A．寄存器间接 B．变址 C．基址 D．相对 4. 主存贮器和CPU之间增加cache的目的是__ ___。 A. 解决CPU和主存之间的速度匹配问题 B. 扩大主存贮器容量 C. 扩大CPU中通用寄存器的数量 D. 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量 5. 存储字长是指____。 A. 存放在一个存储单元中的二进制代码组合 B. 存放在一个存储单元中的二进制代码位数 C. 存储单元的个数 D. 机器指令的位数 6. 寄存器间接寻址方式中，操作数处在____。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7. 微程序控制器中，机器指令与微指令的关系是____。 A. 每一条机器指令由一条微指令来执行 B. 每一条机器指令由一段微指令编写的微程序来解释执行 C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成 8. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是_ ____。
A．11001011 B.11010110 C.11000001 D.11001001 9. 若用GB作计算机主存容量的计量单位，1GB等于_ ____字节。 A．210 B．220 C．230 D．240 10. DRAM与SRAM相比，_ ____特点是不正确的。 A．集成度高 B．成本低 C．速度快 D．需要刷新 11. 微指令编译法中，控制字段每位代表一个微命令时，采用的是。 A．直接控制法 B. 字段直接编译法 C. 字段间接编译法 D. 常数源字段 12. 有关cache存储器的叙述是错误的。 A. 它介于CPU与主存之间 B. 它保存的字块是主存相应字块的一个副本 C.它的每一块要有一个标记指明其映像的主存块号 D.它的全部管理通过硬、软件系统实现 13. 有关流水线的叙述中，不正确的是。 A．流水线计算机中，一条指令执行过程分成时间上大致相等的几个阶段 B．同一条指令的不同阶段由计算机不同的部件同时执行着 C. 流水线的级数就等于指令所分的阶段数 D. 不同指令的不同阶段由计算机不同的部件重叠执行着 14. 与水平微指令相比，下面属于垂直微指令特点的是。 A．并行操作能力强 B. 只完成一、两个微操作 C. 用户难以掌握 D. 微指令字长较长，微程序短 15. 按连接部件不同划分，__ ____是指CPU、主存、I/O设备各大部件之间的信息传输 线。 A. 片内总线 B. 系统总线 C. 通信总线 D. 测控总线 二、选择题（共20分，每小题1分） 1. 将下列不同进制数等式填写完整。 (1011.1)2=( )10，(21.8)16 =( )10 ，(11.25)10=( )16, (23/32)10=( )2，(23.75)10 =( )2 2. 设计算机字长8位，请正确填写下列等式。 X=-15/128，[X]补= （定点小数），[X]反=00110110 [X]移=
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
《计算机组成原理》期末复习资料一复习资料及试题汇编 一数据表示运算和运算器部件 1将十进制数107128和-52化成二进制数再写出各自的原码反码补码表示符号位和数值位共8位 解 107128 6BH80H 1101011B10000000B 01101011 –52 -34H –110100 原码 01101011 10110100 反码 01101011 11001011 补码 01101011 11001100 2判断下面的二元码的编码系统是有权还是无权码写出判断的推导过程 十进制数二元码的编码 0 0000 1 0111 2 0110 3 0101 4 0100 5 1011 6 1010 7 1001 8 1000
9 1111 解设4位二元吗每位分别为ABCD且假定其为有权码则 从4的编码0100可求得B的位权为4从8的编码1000可求得A的位权为8 从7的编码1001可求得D的位权为-1从6的编码1010可求得C的位权为-2 再用ABCD的位权分别为84-2-1来验证112359的编码值结果均正确所以该编码系统为有权码 3说明海明码纠错的实现原理为能发现并改正一位也能发现二位错校验位和数据位在位数上应满足什么关系 解 1 海明码是对多个数据位使用多个校验位的一种检错纠错编码方案它是对每个校验位采用偶校验规则计算校验位的值通过把每个数据位分配到几个不同的校验位的计算中去若任何一个数据位出错必将引起相关的几个校验位的值发生变化这样也就可以通过检查这些校验位取值的不同情况不仅可以发现是否出错还可以发现是哪一位出错从而提供了纠错检错的可能 2 设数据位为k校验位为r则应满足的关系是2r-1 kr 4什么叫二-十进制编码什么叫有权码和无权码够举出有权无权码的例子解 1 二-十进制编码通常是指用4位二进制码表示一位十进制数的编码方案 2 有权码是指4位二进制码中每一位都有确定的位权4位的位权之和代表该十进制的数值例如8421码从高到低4位二进制码的位权分别为8421无权码则相反4位二进制码中每一位都没有确定的位权只能用4位的总的状态组合关系来
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
2. （2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是______。 A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486是32位微处理器，Pentium是______位微处理器。 Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。 Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括______。 A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存 11. 信息只用一条传输线，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令 13. 下列______属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性 C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 1
二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示
的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，
电大计算机组成原理试题及答案参考小抄 组成1 一、选择题（每小题选出一个最合适的答案，每小题2分，共20分） 1、若十进制数为37.25，则相应的二进制数是（）。 （A）100110.01 （B）110101.01 （C）100101.1 （D）100101.01 2、若[x]反=1.1011，则x= （A）-0.0101 （B）-0.0100 （C）0.1011 （D）-0.1011 3、某机器字长16位，含一位数符，用补码表示，则定点小数所能表示的最小正数是（）。 （A）2-15 （B）216 （C）2-1 （D）1-2-15 4、若采用双符号位补码运算，运算结果的符号位为10，则（）。 （A）产生了负溢出（下溢）（B）产生了正溢出（上溢） （C）运算结果正确，为负数（D）运算结果正确，为正数 5、在用比较法进行补码一位乘法时，若相邻两位乘数yiyi+1为01时，完成的操作是（）。 （A）无（B）原部分积+[X]补，右移一位 （C）原部分积+[-X]补，右移一位（D）原部分积+[Y]补，右移一位 6、堆栈指针SP的内容是（）。 （A）栈顶地址（B）栈底地址（C）栈顶内容（D）栈底内容 7、在寄存器间接寻址方式中，操作数是从（）。 （A）主存储器中读出（B）寄存器中读出 （C）磁盘中读出（D）CPU中读出 8、在微程序控制器中，一条机器指令的功能通常由（）。 （A）一条微指令实现（B）一段微程序实现 （C）一个指令码实现（D）一个条件码实现 9、在串行传输时，被传输的数据（） （A）在发送设备和接受设备中都是进行串行到并行的变换 （B）在发送设备和接受设备中都是进行并行到串行的变换 （C）发送设备进行串行到并行的变换，在接受设备中都是进行并行到串行的变换 （D）发送设备进行并行到串行的变换，在接受设备中都是进行串行到并行的变换 10、系统总线是指（）。 （A）运算器、控制器和寄存器之间的信息传送线 （B）运算器、寄存器和主存之间的信息传送线 （C）运算器、寄存器和外围设备之间的信息传送线 （D）CPU、主存和外围设备之间的信息传送线 二、名词解释（每小题4分，共20分） 1．全相联映像 2．指令系统 3．指令周期、CPU周期 4．向量中断 5．微指令 三、改错题（在下列各小题的表述中均有错误，请改正。每小题3分，共12分） 1、在中央处理器中，运算器可以向控制器发出命令进行运算操作。 2、在单处理机总线中，相对CPU而言，地址线和数据线一般都为双向信号线 3、多重中断方式，是指CPU同时处理多个中断请求 4、在“半互锁”异步通信方式中，“请求”信号的撤消取决于“回答”信号的来到，而“请求”信号的撤消又导致“回答”信号的撤消
计算机组成原理试题 一、选择题 （ c ）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。 A．计算机可以存储大量信息 B．计算机能代替人的脑力劳动 C．计算机是一种信息处理机 D．计算机可实现高速运算 （ c ）2、计算机硬件能直接执行的只能是下面哪项。 A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言 （ c ）3、运算器的核心部件是下面哪项。 A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器 （ c ）4、对于存储器主要作用，下面哪项说法正确。 A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序 （ c ）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。 A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便（ a ）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．数据寄存器 D．指令寄存器（d？）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器 （ c ）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。 A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器 （c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。 A．CPU已执行的指令 B．CPU将要执行的指令 C．算术逻辑部件上次的运算结果 D．累加器中的数据 （ b ）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。 A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器 （ c ）11、下列各种数制的数中最小的数是下面哪项。 A．(101001)2 B．(52)8 C．（101001）BCD D．(233)H （ d ）12、下列各种数制的数中最大的数是下面哪项。 A．(1001011)2 B．75 C．(112)8 D．(4F)H （ b ）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是下面哪项。 A．01101110 B．01101111 C．01111111 D．11111111
题号一二三四合计 分数 阅卷人 一、单选题（每题2分，共30分） 1 冯.诺依曼计算机结构的核心思想是：_____ 。 A 二进制运算 B 有存储信息的功能C运算速度快 D 存储程序控制 2 计算机硬件能够直接执行的只有_____ 。 A 机器语言 B 汇编语言 C 机器语言和汇编语言 D 各种高级语言 3 零的原码可以用哪个代码来表示：_____ 。 A 11111111 B 10000000 C 01111111 D 1100000 4 某数在计算机中用8421码表示为0111 1000 1001 ，其真值为_____。 A 789 B 789H C 1929 D 11110001001B 5目前在小型和微型计算机里最普遍采用的字符编码是_____。 A BCD码 B 十六进制代码 C AS CⅠⅠ码 D海明码
6 当-1＜x＜0时，【x】原=：______。 A 1-x B x C 2+x D (2-2-n) -︱x ︳ 7 执行一条一地址的加法指令需要访问主存______次。 A 1 B 2 C 3 D 4 8 在寄存器间接寻址中，操作数应在______中。 A 寄存器 B 堆栈栈顶 C 累加器 D 主存单元 9 在串行进位的并行加法器中，影响加法器运算速度的关键因素是：______。 A 门电路的级延迟 B 元器件速度C进位传递延迟 D 各位加法器速度的不同 10 运算器虽由许多部件组成，但核心部件是______。 A 算术逻辑运算单元 B 多路开关 C 数据总线D累加寄存器 11在浮点数编码表示中______在机器中不出现，是隐含的。 A. 阶码 B.符号 C 尾数 D 基数
计算机组成原理试题及答案 一、填空（12分） 1.某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码 和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。 2.变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提 供，指令提供；而在变址寻址中，变址寄存器提供，指令提供。 3.影响流水线性能的因素主要反映在和 两个方面。 4.设机器数字长为16位（含1位符号位）。若1次移位需10ns，一次加 法需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。 5.CPU从主存取出一条指令并执行该指令的时间 叫，它通常包含若干个，而后者又包含若干个。组成多级时序系统。 二、名词解释(8分) 1.微程序控制 2.存储器带宽 3.RISC 4.中断隐指令及功能
三、简答（18分） 1. 完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。 2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。 (1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。 (2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。 3. 某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。
4. 某机主存容量为4M ×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。 （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围； （3）一次间址的寻址范围； （4）相对寻址的寻址范围。 四、（6分） 设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则 计算 [25169?] + [24)16 11 (-?] 五、画出DMA 方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（8分）
一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。
数字计算机主要组成部分： ? 1.运算器 ? 2.存储器 ? 3.控制器 ? 4.适配器与输入输出设备 控制器的基本任务，就是按照计算程序所排的指令序列，先从存储器取出一条指令放到控制器中，对该指令的操作码由译码器进行分析判别，然后根据指令性质，执行这条指令，进行相应的操作。接着从存储器取出第二条指令，在执行这第二条指令。每取出一条指令，控制器中的指令计数器就加1，从而为取下一条指令做好准备，这也就是指令为什么在存储器中顺序存放的原因。 指令和数据统统放在内存中，从形式上看它们都是二进制数码。一般来讲，在取指周期中从内存读出的信息是指令流，它流向控制器；而执行周期中从内存读出的信息流是数据流，它由内存流向运算器。 计算机软件一般分为两大类：一类叫系统程序，一类叫应用程序 浮点加减运算的操作过程大体分为四步： (1) 0 操作数检查 浮点加减运算过程比定点运算过程复杂。如果判知两个操作数ｘ或ｙ中有一个数为0，即可得知运算结果而没有必要再进行后续的一系列操作以节省运算时间。 (2) 比较阶码大小并完成对阶 两浮点数进行加减，首先要看两数的阶码是否相同。若二数阶码相同表示小数点是对齐的，可以进行尾数的加减运算；若二数阶码不同表示小数点位置没有对齐，此时必须使二数阶码相同这个过程叫作对阶。在对阶时总是使小阶向大阶看齐，即小阶的尾数向右移位(相当于小数点左移) ，每右移一位其阶码加1，直到阶码相等 (3) 尾数求和运算 对阶结束后，即可进行尾数的求和运算。不论加法运算还是减法运算，都按加法进行操作，其方法与定点加减法运算完全一样。 (4) 结果规格化 在浮点加减运算时，尾数求和的结果也可以得到01.ф…ф或10.ф…ф，即两符号位不等，这在定点加减法运算中称为溢出，是不允许的。但在浮点运算中,它表明尾数求和结果的绝对值大于1，向左破坏了规格化。此时将运算结果右移以实现规格化表示称为向右规格化。规则是：尾数右移1位阶码加1。当尾数不是1.M时需向左规格化。 (5) 舍入处理 在对阶或向右规格化时尾数要向右移位，这样被右移的尾数的低位部分会被丢掉，从而造成一定误差，因此要进行舍入处理。简单的舍入方法有两种：一种是"0舍1入"法。另一种是"恒置一"法。 在IEEE754标准中，舍入处理提供四种可选方法： 就近舍入其实质就是通常所说的“四舍五入”。 朝0舍入即朝数轴原点方向舍入，就是简单的截尾。这种方法容易导致误差积累。 朝＋∞舍入对正数来说,只要多余位不全为0则向最低有效位进1；对负数来说则是简单的截尾。 朝－∞舍入处理方法正好与朝＋∞舍入情况相反。对正数来说，只要多余位不全为0则简单截尾；对负数来说，向最低有效位进1。 SRAM（静态RAM：Static RAM）
武汉大学计算机学院 2007-2008学年第一学期2006级《计算机组成原理》 期末考试试题A卷答案 __ 学号_______ 班级 ____ _____ 姓名__ _________ 成绩_____ ___ 1．（16分）一浮点数，阶码部分为q位，尾数部分为p位，各包含一位符号位，均用补码表示；该浮点数所能表示的最大正数、最小正数、最大负数和最小负数分别是多少？ 解： 2．在一个具有四体低位多体交叉的存储器中，如果处理器的访存地址为以下十进制。求该存储器比单体存储器的平均访问速率提高多少？（忽略初启时的延迟） （1）1、2、3、…… 32 （10分） （2）2、4、6、…… 32 （10分） 解：设存储器的访问周期为T。 （1）四体低位多体交叉的存储器访问的情况如下： 1、2、3 所需时间= T ； 4、5、6、7 所需时间= T ； 8、9、10、11 所需时间= T ； 12、13、14、15 所需时间= T ； 16、17、18、19 所需时间= T ； 20、21、22、23 所需时间= T ； 24、25、26、27 所需时间= T ； 28、29、30、31 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间=9T; 单体存储器访问所需时间=32T； 所以平均访问速率提高：32/9倍
（2）四体低位多体交叉的存储器访问的情况如下： 2 所需时间= T ； 4、6 所需时间= T ； 8、10 所需时间= T ； 12、14 所需时间= T ； 16、18 所需时间= T ； 20、22 所需时间= T ； 24、26 所需时间= T ； 28、30 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间= 9T; 单体存储器访问所需时间=16T； 所以平均访问速率提高：16/9倍 3．（20分）假定指令格式如下： 其中： D／I为直接／间接寻址标志，D／I＝0表示直接寻址，D／I＝1表示间接寻址。 Bit10＝1：变址寄存器I寻址； 设有关寄存器的内容为(I)=063215Q 试计算下列指令的有效地址。（Q表示八进制） (1) 152301Q (2) 140011Q 解： (1) 152301Q＝1 101 010 011 000 001 因为Bitl0(I)＝1，故为变址寄存器寻址，EA＝(I)+A＝063215+301＝063516Q。 (3) 140011Q＝1 100 000 000 001 001 因为D／I＝0，故为直接寻址，EA＝A＝011Q。 4. 已知某运算器的基本结构如图所示，它具有＋(加)、－(减)、和Ｍ(传送)三种操作。 (1) 写出图中1～12表示的运算器操作的微命令；（6分） (2) 设计适合此运算器的微指令格式；（6分） (3) 指令DDA的功能是计算R1、R2和R3三个寄存器的和，若进位C＝0，则R1＋R2→R2；若进位C＝1，则R1＋R2＋R3→R2，画出指令DDA的微程序流程图，并列出微操作序列（取指令流程不写，取指令微指令安排在0号单元中）；（6分） （4）设下址地址为5位，将微程序流程图安排在1～3号单元里；（6分）
计算机组成原理试卷１ 一、选择题（共20分，每题1分） 1．CPU响应中断的时间是_ C _____。 A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。 2．下列说法中___c___是正确的。 A．加法指令的执行周期一定要访存；B．加法指令的执行周期一定不访存； C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存； D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。 3．垂直型微指令的特点是___c___。 A．微指令格式垂直表示；B．控制信号经过编码产生； C．采用微操作码；D．采用微指令码。 4．基址寻址方式中，操作数的有效地址是___A___。 A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址；D．寄存器内容加上形式地址。 5．常用的虚拟存储器寻址系统由____A__两级存储器组成。 A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。 6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。 A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。 7．在运算器中不包含___D___。 A．状态寄存器；B．数据总线；C．ALU；D．地址寄存器。 8．计算机操作的最小单位时间是__A____。 A．时钟周期；B．指令周期；C．CPU周期；D．中断周期。 9．用以指定待执行指令所在地址的是_C_____。 A．指令寄存器；B．数据计数器；C．程序计数器；pc D．累加器。 10．下列描述中____B__是正确的。 A．控制器能理解、解释并执行所有的指令及存储结果； B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元； C．所有的数据运算都在CPU的控制器中完成； D．以上答案都正确。 11．总线通信中的同步控制是__B____。 A．只适合于CPU控制的方式；B．由统一时序控制的方式； C．只适合于外围设备控制的方式；D．只适合于主存。 12．一个16K×32位的存储器，其地址线和数据线的总和是B______。14+32=46 A．48；B．46；C．36；D．32。 13．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是A______。1mb/2b=1024kb/2b=512k A．512K；B．1M；C．512KB；D．1MB。 14．以下__B____是错误的。（输入输出4） A．中断服务程序可以是操作系统模块；B．中断向量就是中断服务程序的入口地址； C．中断向量法可以提高识别中断源的速度； D．软件查询法和硬件法都能找到中断服务程序的入口地址。 15．浮点数的表示范围和精度取决于__C____ 。 A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数； C．阶码的位数和尾数的位数；D．阶码的机器数形式和尾数的机器数形式。
分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。 图1 解： （1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。 （2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。 （3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M
2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU与上述ROM芯片和RAM芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K×8位。 由此可得存储器方案要点如下： （1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15； （2）译码使用2 ：4 译码器； （3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000
定点数：约定机器中的所有数据的小数点位置是固定不变的。 浮点数：数的范围和精度分别表示，小数点的位置随比例因子的不同而在一定范围可以自动浮动 的数。 浮点数的规格化表示：为了提高数据的表示精度，使其变成这一要求的表示形式；为了使同一个 浮点数的表示是唯一的。 单总线结构：所有部件都连接到同一总线上，数据可以在任何两个寄存器之间或者在任一个寄存 器和ALU之间传送。优点控制电路比较简单，缺点操作速度较慢。 双总线结构：两个操作数同时加到ALU运算，只需一次操作控制即可得出运算结果。 三总线结构：ALU两个输入端分别由两条总线供给，而ALU输出则与第三条总线相连，其特点是操 作时间块。 多级存储器体系结构：为了让存储器同时满足容量大、速度快、成本低。 高速缓冲存储器：简称cache，是计算机系统中一个高速小容量半导体存储器，作用：为了提高 计算机的处理速度。 主存储器：用来存放计算机运行期间的大量程序和数据。 外存储器：是大容量辅助存储器，如：磁盘、磁带、光盘存储器，其特点是存储容量大，成本低。主存的性能指标：①存储容量：一个存储器中可以容纳的存储单元总数，反映存储空间的大小； ②存取时间：存储器访问时间，指一次读操作 命令发出到该操作完成，将数据读出到数据总 线上所经历的时间；③存储周期：连续启动两 次读操作所需间隔的最小时间；④存储器带宽：单位时间里存储器所存取的信息量，是衡量数 据传输速率的重要技术指标。 SRAM双译码方式：采用二级译码：将地址分成x 向、y向两部分，第一级进行x向和y向的独立 译码，然后在存储阵列中完成第二季的交叉译 码。 SRAM的优缺点：存取速度快，但存储容量不如DRAM大。D RAM的优缺点：存储容量极大，但需要定期刷新。D与S的不同：①增加了行 地址锁存器和列地址锁存器；②增加了刷新计 数器和相应的控制电路；③S的存储元是一个 具有两个稳定状态的触发器，D的存储元是由 一个MOS晶体管和电容器组成的记忆电路。动态存储器为什么需要定时刷新？ DRAM存储位元是基于电容器上的电荷量存储，这个电荷量随着时间和温度而减少，因此必须定期地刷新，以保证它们原来记忆的正确信息。刷新方法有：集中式和分散式刷新。 ROM：只读存储器，分为掩膜ROM和可编程ROM两类。计算机系统中使用cache存储器的目的是什么？主存与cache的地址映射有哪几种方式，优缺点？ Cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要技术，为了提高CPU访问存储器的平均速度。 ①全相联映射方式，优：cache 空间利用率高、 命中率高。缺：相联存储器的比较器电路复杂，工作速度较慢；只适用于小容量 cache。②直接映射方式，优：比较电路简单，工作速度快；适用于较大容量的 cache，缺：cache中的块冲突较多，块的替换较频繁；cache 空间利用率不高，命中率也不高。③组相联映射方式，组相联方式的优点介于全相联方式和直接方式之间，缺点也不如后二者突出，是一种比较平衡的方法。 虚拟存储器：只是一个容量非常大的存储器逻辑模型，不是任何实际的物理存储器，构造虚拟内 存的目的是扩大主存储器的存储空间并能自行 管理和调度。 虚地址/逻辑地址：用户编制程序时使用的地址，对应的存储空间称为虚存空间或逻辑地址空间。实地址/物理地址：计算机物理内存的访问地址，其对应的存储空间为物理存储空间或主存空间。再定位：程序进行虚地址到实地址转换的过程。 指令：计算机执行某种操作的命令。 机器指令：介于微指令与宏指令之间，每一条指令可完成一个独立的算术运算或逻辑运算操作。指令系统：一台计算机中所有机器指令的集合。 系列计算机：指基本指令系统相同、基本体系结构相同的一系列计算机。 CISC:即复杂指令系统计算机，其指令系统多达几百条。RISC：精简指令系统计算机。 指令格式：指令字用二进制代码表示的结构形式，由操作码字段和地址码字段组成。 指令字：机器指令的二进制代码序列。 指令字长度：一个指令字中包含二进制代码的位数。机器字长：计算机能直接处理的二进制数据的位数，它决定了计算机的运算精度。单字长指令：指令字字长度等于机器字长的指令。 等字长指令结构：在一个指令系统中，各种指令字 长度总是相等的。 RR型指令：访问寄存器的指令格式；SS型指令：访 问内存的指令格式；RS型指令：既访问寄存器 有访问内存的指令格式。 寻址方式：采用地址指定方式时，形成操作数或指 令地址的方式。寻址方式分为指令寻址方式（顺 序和跳跃寻址方式）和数据寻址方式。 一个完善的指令系统包括哪些类型的指令？ 数据处理、数据存储、数据传送、程序控制 四大类指令，具体有数据传送类、算术运算 类、逻辑运算类、程序控制类、程序运算类、 输入输出类、字符串类、系统控制类指令。 精简指令系统的特点：①选取使用频率最高的一些 简单指令，指令条数少；②指令长度固定，指 令格式种类少，寻址方式种类少；③只有取数/ 存数指令访问存储器，其余指令的操作都在寄 存器之间进行。 CPU的四项基本功能：①指令控制：程序的顺序控 制；②操作控制；③时间控制：对各种操作实 施时间上的定时；④数据加工：对数据进行算 术运算和逻辑运算处理。 CPU的基本组成部件及其功能：①控制器：由程序 计数器、指令寄存器、指令译码器、时序产生 器和操作控制器组成。功能：a从指令cache 中取出一条指令，并指出下一条指令在指令 cache中的位置；b对指令进行译码或测试，并 产生相应的操作控制信号，以便启动规定的动 作；c指挥并控制CPU、数据cache和输入/输 出设备之间数据流动的方向；②运算器：由算 术逻辑单元（ALU）、通用寄存器、数据缓冲寄 存器DR和状态条件寄存器PSW组成，是数据加 工处理部件。功能：a执行所有的算术运算；b 执行所有逻辑运算，并进行逻辑测试。 CPU周期（机器周期）：内存中读取一个指令字的最 短时间。 时钟周期：节拍脉冲或T周期，它是处理操作的最 基本单位。 指令周期：取出并执行一条指令的时间。 时序信号的作用和体制：计算机的协调动作需要时 间标志，而时间标志则是用时序信号来体现的。 体制：电位-脉冲制。 控制方式：同步、异步、联合控制方式。 微程序控制的基本思想：仿照通常的接替程序的方 法，把操作控制信号编成所谓的“微指令”存 放到一个只读存储器里，当机器运行时，一条 有一条的读出这些微指令，从而产生全机所需 要的各种操作控制信号，使相应的部件执行所 规定的操作。 微命令：控制部件通过控制线向执行部件发出的各 种控制指令。 微操作：执行部件接受微命令后所进行的各种操作。 相容（斥）性微操作：指（不能）在同一个CPU 周期内可以并行执行的微操作。 微指令：在机器的一个CPU周期中，一组实现一定 操作功能的微命令的组合。 微程序：一条机器指令的功能是许多条微指令组成 的序列来实现的，这个微指令序列通常叫做微 程序。 微指令周期：读出微指令的时间加上执行该微指令 的时间。 水平型微指令：一次能定义并执行多个微命令的微 指令。 垂直型微指令：微指令中设置微指令操作码字段采 用那个微操作码编译法，由微操作码规定微指 令的功能。 微程序指令控制器的组成：①控制存储器：用来存 放现实全部指令系统的微程序；②微指令寄存 器：用来存放由控制存储器读出的一条微指令 信息；③地址转移逻辑：承担自动完成修改微 地址的任务。 机器指令与微指令的关系：①一条机器指令所完成 的操作划分成若干条微指令来完成，由微指令 进行解释和执行；②从指令与微指令，程序与 微程序，地址与微地址的一一对应关系来看， 前者与内存储器有关，后者与控制存储器有关； ③每个CPU周期对应一条微指令。 总线：构成计算机系统的互联机构，多个系统功能 部件之间进行数据传送的公共通路。 内部总线：CPU内部连接各寄存器及运算部件之间的 总线。 系统总线：CPU同计算机系统的其他高速功能部件相 互连接的总线。 I/O总线：中、低速I/O设备之间相互连接的总线。 总线带宽：指总线本身所能达到的最高传输速率。 总线仲裁：为解决多个主设备同时竞争总线控制权 的问题，使用总线仲裁部件，以某种方式选择 其中一个主设备做总线下一次主方。 系统总线：CPU同计算机系统其他高速功能部件之间 互相连接的总线。 总线定时：指事件出现在总线上的时序关系。 总线的特性：物理、功能、电气、时间特性。 中断向量：当CPU相应中断时，由硬件直接产生一 个固定的地址，有向量地址指出每个中断源设 备写的中断服务入口。 DMA方式：一种在数据交换过程中完全有硬件（DMA 控制器）实现外设与内存直接交换数据的工作 方式。 单总线结构：容易扩展成多CPU系统；多总线结构： 体现了高、中、低速设备连接到不同的总线上 同时进行工作，以提高总线的效率和吞吐量， 而且处理器结构的变化不影响高速总线。 整个总线分成四个部分：数据传送总线、仲裁总线、 中断和同步总线、公用线。 简述串行和并行传送的特点，系统总线上的信息传 递采用什么方式？ 当信息采用串行传送时，只有一条传输线，且 采用脉冲传送。用并行方式传送二进制信息 时，对每个数据位都要一条传输线，系统总线 上的信息传送采用并行方式。 接口/适配器：实现高速CPU与低速外设之间工作速 度上的匹配和同步，并完成计算机和外设之间 的所有数据传送和控制。功能：控制、缓冲、 状态、转换、整理、程序中断。 仲裁策略：采用优先级或公平策略。 （集中式仲裁）链式查询方式特点：总线授权信号 BG串行地从一个I/O接口传送到下一个I/O接 口；链式查询是通过接口的优先级排队电路来 实现的。计数定时查询方式特点：可以方便地 改变优先次序，但需要以增加线数为代价。独 立请求方式：优点：响应时间快、对优先次序 的控制相当灵活。 总线一次信息传送过程分为哪几个阶段？为何要对 信息传递过程制定定时协议？在同步定时协议和异 步定时协议中，事件在总线上出现的时刻各是如何 确定的？ 分为五个阶段：请求总线，总线仲裁，寻址， 信息传送，状态返回。为了同步主方，从方的 操作必须制订定时协议。在同步协议中出现在总 线上的时刻由总线时钟信号来确定，在异步中， 后一事件出现在总线上的时刻取决于前一事件 的出现。 外设与计算机系统总线相连接为什么需要适配器？ 它保证了外设能用计算机系统特征所需要的 形式发送或接收信息，它使得外设与计算机系统 并行协调工作。 同步定时：协议中，事件出现在总线上的时刻由总 线时钟信号来确定，所以总线中包含时钟信号 线。特点：适用于总线长度较短、各功能模块 存取时间比较接近的情况，这是因为同步方式 对任何两个功能模块的通信都给予同样的时间 安排。 异步定时：协议中后一事件出现在总线上的时刻取 决于前一事件的出现，即建立在应答式或互锁 机制基础上。优点:总线周期长度可变，不把响 应时间强加到功能模块上，因而允许快速和慢 速的功能模块都能连接到同一总线上。但以增 加总线复杂性和成本为代价。