理解逐次逼近寄存器型ADC：与其它类型ADC 的架构对比 Jul 02, 2009 摘要：逐次逼近寄存器型(SAR)模数转换器(ADC)占据着大部分的中等至高分辨率ADC市场。SAR ADC的采样速率最高可达5Msps，分辨率为8位至18位。SAR架构允许高性能、低功耗ADC采用小尺寸封装，适合对尺寸要求严格的系统。 本文说明了SAR ADC的工作原理，采用二进制搜索算法，对输入信号进行转换。本文还给出了SAR ADC的核心架构，即电容式DAC和高速比较器。最后，对SAR架构与流水线、闪速型以及Σ-Δ ADC进行了对比。 引言 特点。这些特点使该类型ADC具有很宽的应用范围，例如便携/电池供电仪表、笔输入量化器、工业控制和数据/信号采集等。 SAR ADC的架构 尽管实现SAR ADC的方式千差万别，但其基本结构非常简单(见图1)。模拟输入电压(V IN)由采样/保持电路保持。为实现二进制搜索算法，N位寄存器首先设置在中间刻度(即：100 (00) MSB设置为1)。这样，DAC输出(V DAC)被设为V REF/2，V REF是提供给ADC的基准电压。然后，比较判断V IN是小于还是大于V DAC。如果V IN大于V DAC，则比较器输出逻辑高电平或1，N位寄存器的MSB保持为1。相反，如果V IN小于V DAC，则比较器输出逻辑低电平，N位寄存器的MSB清0。随后，SAR控制逻辑移至下一位，并将该位设置为高电平，进行下一次比较。这个过程一直持续到LSB。上述操作结束后，也就完成了转换，N位转换结果储存在寄存器内。
图1. 简单的N位SAR ADC架构 图2给出了一个4位转换示例，y轴(和图中的粗线)表示DAC的输出电压。本例中，第一次比较表明V IN < V DAC。所以，位3置为0。然后DAC被置为01002，并执行第二次比较。由于V IN > V DAC，位2保持为1。DAC置为01102，执行第三次比较。根据比较结果，位1置0，DAC又设置为01012，执行最后一次比较。最后，由于V IN > V DAC，位0确定为1。 图2. SAR工作原理(以4位ADC为例) 注意，对于4位ADC需要四个比较周期。通常，N位SAR ADC需要N个比较周期，在前一位转换完成之前不得进入下一次转换。由此可以看出，该类ADC能够有效降低功耗和空间，当然，也正是由于这个原因，分辨率在14位至16位，速率高于几Msps (每秒百万次采样)的逐次逼近ADC极其少见。一些基于SAR结构的微型ADC已经推向市场。MAX1115/MAX1116和 MAX1117/MAX1118 8位ADC以及分辨率更高的可互换产品MAX1086和MAX1286 (分别为10位和12位)，采用微小的SOT23封装，尺寸只有3mm x 3mm。12位MAX11102采用3mm x 3mm TDFN封装或3mm x 5mm μMAX?封装。 SAR ADC的另一个显著的特点是：功耗随采样速率而改变。这一点与闪速ADC或流水线ADC
第11章 数模与模数转换器 习题与参考答案 【题11-1】 反相运算放大器如图题11-1所示，其输入电压为10mV ，试计算其输出电压V O 。 图题11-1 解：输出电压为： mV mV V R R V IN F O 10010101 =?=-= 【题11-2】 同相运算放大器如图题11-2所示，其输入电压为10 mV ，试计算其输出电压V O 。 图题11-2 解：mV mV V R R V IN F O 110101111 =?=+=）（ 【题11-3】 图题11-3所示的是权电阻D/A 转换器与其输入数字信号列表，若数字1代表5V ，数字0代表0V ，试计算D/A 转换器输出电压V O 。 11-3 【题11-4】 试计算图题11-4所示电路的输出电压V O 。 图题11-4 解：由图可知，D 3~D 0=0101 因此输出电压为：V V V V O 5625.151650101254 === ）（ 【题11-5】 8位输出电压型R/2R 电阻网络D/A 转换器的参考电压为5V ，若数字输入为，该转换器输出电压V O 是多少？
解：V V V V O 988.21532565100110012 58≈== ）（ 【题11-6】 试计算图题11-6所示电路的输出电压V O 。 图题11-6 解：V V V D D V V n n REF O 5625.1516501012 5~240==-=-=）（）（ 【题11-7】 试分析图题11-7所示电路的工作原理。若是输入电压V IN =，D 3～D 0是多少？ 图题11-7 解：D3=1时，V V V O 6221234== ，D3=0时，V O =0。 D2=1时，V V V O 3221224== ，D2=0时，V O =0。 D1=1时，V V V O 5.1221214== ，D1=0时，V O =0。 D0=1时，V V V O 75.0221204 ==，D0=0时，V O =0 由此可知：输入电压为，D3~D0=1101，这时V O =6V++=，大于输入电压V IN =，比较器输出低电平，使与非门74LS00封锁时钟脉冲CLK ，74LS293停止计数。 【题11-8】 满度电压为5V 的8位D/A 转换器，其台阶电压是多少？分辨率是多少？ 解：台阶电压为mV mV V STEP 5.192/50008== 分辨率为：%39.00039.05000/5.195000/===mV V STEP
选择和使用高精度数模转换器 时间：2011-05-10 23:17:40 来源：作者：叶子 很多应用 (包括精密仪器、工业自动化、医疗设备和自动测试设备) 都需要高准确度数模转换。在 16 位分辨率时要求准确度好于约±15ppm 或±1LSB 的电路中，设计师传统上一直被迫使用大量校准，以在所有情况下保持准确度。新型高精度 DAC 使得能够采用一个单片式 DAC 来实现±4ppm 准确度或±1LSB (在 18 位分辨率条件下)，而无需校准。在本文中我们将对高精度数模转换器的选择和使用过程中所涉及的问题进行研究。 DAC 的架构对于 DAC 的技术规格及其对电路板设计师的要求均有影响。为了实现最佳性能，需要谨慎地考虑 DAC 上的电源、基准和输出放大器所产生的影响。 过采样或增量累加 DAC 过采样或ΔΣ ADC 采用一个低分辨率 DAC (通常仅 1 位)，在其前后分别布设一个噪声整形数字调制器和一个模拟低通滤波器。最准确的商用增量累加 DAC 实现±15ppm 的准确度，但是需要 15ms 才能稳定，并要承受相对较高的 1μV/√Hz 噪声密度。其它可购得的过采样 DAC 在 80us 内稳定，但是INL 较差，大约为 240 ppm。 合成 DAC 通过结合两个较低分辨率的单片 DAC，有可能构成一个高分辨率的合成 DAC。请注意，粗略 DAC 的分辨率和精细 DAC 的范围需要重叠，以确保所有想要的输出电压都可实现。粗略 DAC 的准确度和漂移一般将限制合成 DAC 的最终准确度，因此要提高准确度，就需要对合成 DAC 转移函数的特性和软件进行校正。也可能需要频率校准，以校正随温度、时间、湿度和机械压力产生的变化导致的漂移。 电阻串 DAC 电阻串 DAC 采用具有 2N 个分接点的一系列电阻分压器，以实现 N 位分辨率。采用电阻串架构的单片 16 位 DAC 一般含有一个较低分辨率的电阻串 DAC 和一个范围较小的 DAC，范围较小的 DAC 用于插入串器件之间，以实现 16 位分辨率。这种串+内插器方法的一个优点是，DAC 输出具有固有的单调性，无需微调或校准。 这类 DAC 的基准输入阻抗一般很高 (50KΩ～ 300kΩ)，而且不受输入代码的影响，从而有可能使用一个非缓冲型基准。因为电阻串的输出阻抗随输入代码变化，所以大多数电阻串 DAC 含有集成的输出缓冲器放大器，以驱动电阻性负载。 尽管电阻串 DAC 的 DNL 本身非常好，但是 INL 由串联电阻器件的匹配决定，而且可能由于含有大量的独立器件而难以控制。直到最近，这类 DAC 的准确度一直限制在约±180ppm。最近的进步已经使得准确度提高到了±60ppm。例如，LTC2656 在 4mm x 5mm 封装中集成了 8 个 DAC 通道，在 16 位分辨率时具有±4LSB 的最大 INL。 阻性梯形或 R-2R 型 DAC 阻性梯形或 R-2R DAC 采用一种类似于图 2 所示的三端子结构，电阻器在 A 端和 B 端之间切换。请注意，A 端和 B 端上的阻抗与代码的相关性很高，而 C 端则具有一个固定阻抗。电阻器与开关的匹配情况将会影响这种结构的单调性和准确度。此类 DAC 一般经过修整或在出厂时经过校准，而且，具±1LSB INL 和 DNL 的单调 16 位阻性梯形电路 DAC 上市已有很长时间了。 电压输出 R-2R DAC 一种常见类型的 R-2R DAC 将C 端用作 DAC 输出电压，而 A 端连接到基准，B 端连接到地。输出阻抗相对于输入代码是恒定的，从而有可能以非缓冲方式驱动电阻负载。例如，LTC2641 16 位 DAC 能以非缓冲方式驱动 60kΩ负载，同时保持±1LSB 的 INL 和 DNL，并消耗不到 200μA 的电源电流。 这种方法的一个缺点是，基准阻抗随着输入代码大幅变化。由于 R-2R 梯形电路的本质，甚至DAC 输出电压中很小的变化也可能在基准电流中引起 1mA 或更大的阶跃变化。为此，必须由一个高性能放
逐次逼近型模数转换器基本原理 逐次逼近型模数转换器一般由顺序脉冲发生器、逐次逼近寄存器、数模转换器和电压比较器等几部分组成，其原理框图如图11-3所示。 图11-3 逐次逼近型模数转换器的原理框图 转换开始前先将所有寄存器清零。开始转换以后，时钟脉冲首先将寄存器最高位置成1，使输出数字为100…0。这个数码被数模转换器转换成相应的模拟电 压，送到比较器中与进行比较。若＞，说明数字过大了，故将最高位的 1清除；若＜，说明数字还不够大，应将最高位的1保留。然后，再按同 样的方式将次高位置成1，并且经过比较以后确定这个1是否应该保留。这样逐位比较下去，一直到最低位为止。比较完毕后，寄存器中的状态就是所要求的数字量输出。 可见逐次逼近转换过程与用天平称量一个未知质量的物体时的操作过程一样，只不过使用的砝码质量一个比一个小一半。 能实现图11-3所示方案的电路很多。图11-4所示电路是其中的一种，这是 一个四位逐次逼近型模数转换器。图中四个JK触发器～组成四位逐次逼 近寄存器；5个D触发器～接成环形移位寄存器(又称为顺序脉冲发生器)， 它们和门～一起构成控制逻辑电路。 图11-4 四位逐次逼近型模数转换器
现分析电路的转换过程。为了分析方便，设D/A转换器的参考电压为=+8 V，输入的模拟电压为=4.52 V。 转换开始前，先将逐次逼近寄存器的四个触发器～清零，并把环形计数器的状态置为00001。 第1个时钟脉冲C的上升沿到来时，环形计数器右移一位，其状态变为10000。 由于，均为0，于是触发器被置1，和被置0。 所以，这时加到D/A转换器输入端的代码为1000，D/A转换器的输出电压为 和在比较器中比较，由于＜，所以比较器的输出电压为。 第2个时钟脉冲C的上升沿到来时，环形计数器又右移一位，其状态变为 01000。这时由于，，均为0，于是触发器的1保留。 与此同时，的高电平将触发器置1。所以，这时加到D/A转换器输入端的 代码为1100，D/A转换器的输出电压为 和在比较器中比较，由于＞，所以比较器的输出电压为。 第3个时钟脉冲C的上升沿到来时，环形计数器又右移一位，其状态变为 00100。这时由于，，均为0，于是触发器的1保留， 而被置0。与此同时，的高电平将置1。所以，这时加到D/A转换器输入端的代码为1010，D/A转换器的输出电压为 和在比较器中比较，由于＞，所以比较器的输出电压为。 第4个时钟脉冲C的上升沿到来时，环形计数器又右移一位，其状态变为00010。 这时由于，，均为0，于是触发器、的状态保持不变， 而触发器被置0。与此同时，的高电平将触发器置1。所以，这时加到
一、逐次逼近式AD转换器与计数式A/D转换类似，只是数字量由“逐次逼近寄存器SAR” 产生。SAR使用“对分搜索法”产生数字量，以8位数字量为例，SAR首先产生8位数字量的一半，即10000000B,试探模拟量Vi的大小，若Vo>Vi，清除最高位，若Vo 逐次逼近寄存器型ADC设计报告 组员（学号）：刘秀春20083511 贾明20083431 李强20083444 王紫彤20083526 专业（年级）：集成电路设计2008级 课程名称：数模混合集成电路设计 提交日期：2011年12月22日 一、组员分工： 序 号 组 员 承 担 工 作 1 刘秀春 比较器、SAR （设计，仿真，电路图，版图） 2 贾明 采样保持电路、时钟（设计，仿真，电路图，版图） 3 李强 DAC （设计，仿真，电路图，版图） 4 王紫彤 MOS 开关、运算放大电路（设计，仿真，电路图，版图） 二、项目设计要求： 设计一个12bit 逐次逼近寄存器型模数转换器SAR ADC 三、项目参数要求： 分 辨 率 12bit 采样频率 100KHz 功 耗 < 2mW 电源电压 2.5V 面 积 < 3mm 2 工作温度 0~80℃ 工艺技术 0.25um 四、项目设计内容： 1. 逐次逼近寄存器型模数转换器（SAR ADC ）整体结构： 2. 逐次逼近寄存器型模数转换器（SAR ADC ）的特点及应用： 特点：中级转换速度，低功耗，高精度，小尺寸 Analog In S/H DAC SAR LOGIC V DAC V COMP Vin SAR REGISTER COMPARE 图1 逐次逼近寄存器型模数转换器工作原理框图 应用：便携式仪表、笔输入量化器，工业控制和数据/信号采集器等 3. 逐次逼近寄存器型模数转换器（SAR ADC）工作原理： SAR ADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元(SAR LOGIC)。模拟输入电压V IN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR LOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压V DAC为0.5V REF，其中V REF为提供给ADC的基准电压。由比较器对V IN和V DAC进行比较，若V IN>V DAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若V IN 高精度数模转换器AD420及其与MSP430的接口技术 1 概述 AD420是ADI公司生产的高精度、低功耗全数字电流环输出转换器。AD420的输出信号可以是电流信号，也可以是电压信号。其中电流信号的输出范围为4mA~20mA，0mA~20mA或0mA~24mA，具体可通过引脚RANGE SELECTl，RANGE SELECT2进行配置。当需要输出电压信号时，它也能从一个隔离引脚提供电压输出，这时需外接一个缓冲放大器，可输出0V～5V，0V~10V，±5V或±10V电压。 AD420具有灵活的串行数字接口(最大速率可达3.3 Mb/s)，使用方便、性价比高、抑制干扰能力强，非常适合用于高精度远程控制系统。AD420与单片机的接口方式有2种：3线制和异步制。单片机系统通过AD420可实现连续的模拟量输出。其主要特点如下： ?宽泛的电源电压范围为12 V~32 V，输出电压范围为0V~-2.5 V； ?带有3线模式的SPI或Microwire接口，可采集连续的模拟输入信号，采用异步模式时仅需少量的信号线； ?数据输出引脚可将多个AD420器件连接成菊链型； ?上电初始化时，其输出最小值为0 mA，4 mA或O V； ?具有异步清零引脚，可将输出复位至最小值(0mA、4 mA或0V)； ?BOOST引脚可连接一个外部晶体管来吸收回路电流，降低功耗； ?只需外接少量的外部器件，就能达到较高的精度。 AD420采用24引脚SOIC和PDIP封装，表1是其引脚功能说明。 2 工作原理 在AD420中，二阶调节器用于保持最小死区。从调节器发出的单字节流控制开关电流源，两个连续的电阻电容装置进行过滤。电容为电流输出额外增加的器件。输出电流则简单显示为4 mA～20 mA，OmA～20mA或0mA～24mA。AD420采用BiCMOS工艺，能够适合高性能的低电压数字逻辑和高电压模拟电路。 第三章 高精度逐次逼近ADC 设计分析 第二章已经简单介绍了逐次逼近ADC 的原理，尽管其工作原理比较简单，但是具体的实现结构多种多样。其中按照内部DAC 的实现方式大概可以分为电压定标、电流定标和电荷定标三种结构。电压定标DAC 是指基于开关树电阻串分压结构，这种结构在实现较高精度时总的电阻阻值很大，会占用很大面积，所以通常很少用来实现高精度的数模转换。电流定标DAC 是指在Bipolar 工艺中比较常用的R-2R 结构，这种结构避免了电阻比值范围大的缺点。但由于CMOS 工艺中电阻占用面积较大，而且电阻的阻值精确性较双极性工艺低，电阻网络还存在较大的静态功耗，所以在高精度逐次逼近ADC 中也已经很少采用R-2R 结构。电荷定标DAC 是目前最常用的一种结构，它是基于电容阵列电荷再分配实现数模转换。由于CMOS 工艺中电容之间的匹配高于电阻匹配，所以这种结构可以实现较高的精度。另外，由于这种结构是基于开关电容方式，因此不存在静态功耗，所以已经成为目前SAR ADC 的主流结构。因此，本文从电荷再分配DAC 结构讲起，也分析了电阻电容混合结构DAC 结构，并重点介绍了带失调消除技术的高精度比较器的设计以及误差自动校准算法。最后，还对其它影响A/D 转换器的因素如噪声、开关非理想效应作了分析。 3.1 SAR ADC 中的高精度DAC 模块 1975年James L. McCREARY 首次提出将电荷再分配技术[23]应用到逐次逼近ADC 的设计当中，该技术是基于二进制加权电容阵列，利用电容的电荷再分配完成二进制搜索算法，由于该结构功耗小，而且不需要额外的采样保持电路，因而成为了目前逐次逼近ADC 中最常用的一种结构。然而由于在高精度应用中，最低位电容和最高位电容之间存在很大的比值，例如对于12位精度，最大电容和最小电容的比值2048：1，这必然将占用很大的芯片面积。解决这个问题的方法主要有两种，一种是采用分段电容阵列结构，另外一种是采用电阻电容混合结构。 3.1.1 分段电容阵列结构DAC 模块 文献[24]中提出了一种分段电容DAC 结构，该结构中由MSB 电容阵列和LSB 电容阵列通过一个耦合电容s C 级联，其中耦合电容s C 与MSB 电容阵列总电容MSB C 和 实验报告 课程名称微机原理与接口技术 实验项目实验五 数/模转换器和模/数转换器实验实验仪器 TPC-USB通用微机接口实验系统 系别计算机系 专业网络工程 班级/学号 学生 _ 实验日期 成绩_______________________ 指导教师王欣 实验五数/模转换器和模/数转换器实验 一、实验目的 1. 了解数/模转换器的基本原理，掌握DAC0832芯片的使用方法。 2. 了解模/数转换器的基本原理，掌握ADC0809的使用方法。 二．实验设备 1.PC微机系统一套 2.TPC-USB通用微机接口实验系统一套 三．实验要求 1．实验前要作好充分准备，包括程序框图、源程序清单、调试步骤、测试方法、对运行结果的分析等。 2．熟悉与实验有关的系统软件（如编辑程序、汇编程序、连接程序和调试程序等）使用方法。在程序调试过程中，有意识地了解并掌握TPC-USB通用微机接口实验系统的软硬件环境及使用，掌握程序的调试及运行的方法技巧。 3．实验前仔细阅读理解教材相关章节的相关容，实验时必须携带教材及实验讲义。 四．实验容及步骤 （一）数/模转换器实验 1．实验电路原理如图1，DAC0832采用单缓冲方式，具有单双极性输入端(图中的Ua、Ub),编程产生以下锯齿波(从Ua和Ub输出，用示波器观察) 图1 实验连接参考电路图之一 编程提示： 1. 8位D/A转换器DAC0832的口地址为290H，输入数据与输出电压的关系为： (UREF表示参考电压,N表示数数据)，这里的参考电压为ＰＣ机的＋５Ｖ电源。 2. 产生锯齿波只须将输出到DAC0832的数据由0循环递增。 3. 参考流程图（见图2）: 图2 实验参考流程图之一 （二）模/数转换器 1. 实验电路原理图如图3。将实验（一）的DAC的输出Ua，送入ADC0809通道1(IN1)。 图3 实验连接参考电路图之二 2. 编程采集IN1输入的电压,在屏幕上显示出转换后的数据(用16进制数)。编程提示： 1. ADC0809的IN0口地址为298H，IN1口地址为299H。 2. IN0单极性输入电压与转换后数字的关系为： 多通道高精度模数转换器AD7718原理与应用 解放军信息工程大学信息工程学院六系（450002）陈铖武安河 摘要：本文从外部引脚和内部可编程寄存器两方面讲解了多通道高精度模数转换器AD7718，并通过一个24bits分辨率的数据采集电路介绍了AD7718的应用。 关键词：模数转换器 AD7718 数据采集 The Principle And Application Of 10-Channel 24-Bit Resolution Σ-Δ ADCs AD7718 Institute of Information Engineering, Information Engineering University of PLA, Zhengzhou 450002,China Chen Cheng, Wu AnHe Abstract: The AD7718 is a 10-channel 24-bit resolution Σ-ΔAnalog To Digital Converter. This paper presents firstly its pin and consist, and then designs a data acquisition scheme. Key Words: ADC, AD7718, Data Acquisition 1 概述 在低频测量应用中，AD7718是一个单电源供电（+3V或+5V）的完整前端。其内部结构如图1所示。从图中可以看出片内有一个带PGA（Programmable Gain Amplifier，可编程增益放大器）的Σ-Δ型ADC（Analog to Digital Converter，模数转换器）。ADC的分辨率为24 bits ，PGA的范围为20~27，8档可编程。所以，AD7718能直接转换范围在20mV~2.56V之间的输入信号而无须信号调理电路。AD7718片内还有一个多路开关MUX，可以将模拟输入配置成4或5通道差分输入，也可以配置成8或10通道伪差分输入。AD7718需要外接32KHZ晶体，片内PLL通过它产生所需要的工作时钟。 图1 AD7718的内部功能框图 模数转换器(ADC)的几种主要类型 现在的软件无线电、数字图像采集都需要有高速的A/D采样保证有效性和精度，一般的测控系统也希望在精度上有所突破，人类数字化的浪潮推动了A/D转换器不断变革，而A/D转换器是人类实现数字化的先锋。A/D转换器发展了30多年，经历了多次的技术革新，从并行、逐次逼近型、积分型ADC，到近年来新发展起来的∑-Δ型和流水线型ADC，它们各有其优缺点，能满足不同的应用场合的使用。 逐次逼近型、积分型、压频变换型等，主要应用于中速或较低速、中等精度的数据采集和智能仪器中。分级型和流水线型ADC主要应用于高速情况下的瞬态信号处理、快速波形存储与记录、高速数据采集、视频信号量化及高速数字通讯技术等领域。此外，采用脉动型和折叠型等结构的高速ADC，可应用于广播卫星中的基带解调等方面。∑-Δ型ADC主应用于高精度数据采集特别是数字音响系统、多媒体、地震勘探仪器、声纳等电子测量领域。下面对各种类型的ADC作简要介绍。 1．逐次逼近型 逐次逼近型ADC是应用非常广泛的模/数转换方法，它包括1个比较器、1个数模转换器、1个逐次逼近寄存器（SAR）和1个逻辑控制单元。它是将采样输入信号与已知电压不断进行比较，1个时钟周期完成1位转换，N位转换需要N个时钟周期，转换完成，输出二进制数。这一类型ADC的分辨率和采样速率是相 互矛盾的，分辨率低时采样速率较高，要提高分辨率，采样速率就会受到限制。 优点：分辨率低于12位时，价格较低，采样速率可达1MSPS；与其它ADC相比，功耗相当低。 缺点：在高于14位分辨率情况下，价格较高；传感器产生的信号在进行模/数转换之前需要进行调理，包括增益级和滤波，这样会明显增加成本。 2．积分型ADC 积分型ADC又称为双斜率或多斜率ADC，它的应用也比较广泛。它由1个带有输入切换开关的模拟积分器、1个比较器和1个计数单元构成，通过两次积分将输入的模拟电压转换成与其平均值成正比的时间间隔。与此同时，在此时间间隔内利用计数器对时钟脉冲进行计数，从而实现A/D转换。 积分型ADC两次积分的时间都是利用同一个时钟发生器和计数器来确定，因此所得到的D表达式与时钟频率无关，其转换精度只取决于参考电压VR。此外，由于输入端采用了积分器，所以对交流噪声的干扰有很强的抑制能力。能够抑制高频噪声和固定的低频干扰（如50Hz或60Hz），适合在嘈杂的工业环境中使用。这类ADC主要应用于低速、精密测量等领域，如数字电压表。 优点：分辨率高，可达22位；功耗低、成本低。 理解逐次逼近寄存器型ADC：与其它类型ADC的架构对比 摘要：逐次逼近寄存器型(SAR)模数转换器(ADC)占据着大部分的中等至高分辨率ADC 市场。SAR ADC的采样速率最高可达5Msps，分辨率为8位至18位。SAR架构允许高性能、低功耗ADC采用小尺寸封装，适合对尺寸要求严格的系统。 本文说明了SAR ADC的工作原理，采用二进制搜索算法，对输入信号进行转换。本文还给出了SAR ADC的核心架构，即电容式DAC和高速比较器。最后，对SAR架构与流水线、闪速型以及Σ-ΔADC进行了对比。 引言 逐次逼近寄存器型(SAR)模拟数字转换器(ADC)是采样速率低于5Msps (每秒百万次采样)的中等至高分辨率应用的常见结构。SAR ADC的分辨率一般为8位至16位，具有低功耗、小尺寸等特点。这些特点使该类型ADC具有很宽的应用范围，例如便携/电池供电仪表、笔输入量化器、工业控制和数据/信号采集等。 顾名思义，SAR ADC实质上是实现一种二进制搜索算法。所以，当内部电路运行在数兆赫兹(MHz)时，由于逐次逼近算法的缘故，ADC采样速率仅是该数值的几分之一。 SAR ADC的架构 尽管实现SAR ADC的方式千差万别，但其基本结构非常简单(见图1)。模拟输入电压(VIN)由采样/保持电路保持。为实现二进制搜索算法，N位寄存器首先设置在中间刻度(即：100... .00，MSB设置为1)。这样，DAC输出(VDAC)被设为VREF/2，VREF是提供给ADC 的基准电压。然后，比较判断VIN是小于还是大于VDAC。如果VIN大于VDAC，则比较器输出逻辑高电平或1，N位寄存器的MSB保持为1。相反，如果VIN小于VDAC，则比较器输出逻辑低电平，N位寄存器的MSB清0。随后，SAR控制逻辑移至下一位，并将该位设置为高电平，进行下一次比较。这个过程一直持续到LSB。上述操作结束后，也就完成了转换，N位转换结果储存在寄存器内。 图1. 简单的N位SAR ADC架构 Σ-Δ转换器的特点是将绝大多数的噪声从动态转移到阻态，因而Σ-Δ转换器通常被用于对成本与精度有要求的低频场合。CS1232是芯海科技公司自主设计的一款高精度模数转换器(ADC),采用先进的3阶Σ-Δ 转换技术，可用于低电平、高精度测量，尤其适用于衡器领域，软件和硬件上不需要做任何修改，即可完全兼容于TI公司的ads1232。 CS1232的有效精度达到23.5位,可以在3.3V-5.5V的电压范围内正常工作，工作电压范围宽，并且内置4.9152M晶振，无需外部提供时钟信号，如果同时运行多个芯片，还可以使用外部时钟。通过控制PDWN引脚为低电平，可以使芯片进入掉电工作模式，功耗电流仅1μA。片内有两路差分通道，可用于多通道测量。片上内置低噪声的仪用放大器，最高128倍，可以直接测量幅度较小的微小信号。输出速度可以选择10Hz或80Hz，采用10Hz的数据速率时，可拟制50Hz和60Hz的干扰信号。CS1232的增益温漂约2pp/℃,并内置温度传感器，可以监测环境温度。 关键特性及结构 CS1232包括一个高性能Σ-ΔADC、低噪声放大器(PGA)、多路复用器、时钟、校准寄存器和串行外围接口，图1为CS1232的内部结构图。 CS1232内置一路Σ-Δ ADC，ADC采用三阶Σ-Δ调制器，通过低噪声仪用放大器结构实现PGA放大，PGA=1时，有效分辨率23.5位；PGA=128时，有效分辨率可达21位,内部放大器具有低噪声、低温漂等优点。CS1232的参数配置都通过外部引脚控制，无需寄存器编程。 图1: CS1232的内部结构图。 典型应用设计 传统的精密数据转换器解决方案不能兼备低噪声和低功耗的特性，而CS1232因为具有功耗低、噪声小、温漂系数小等特点，特别适合于衡器仪表、电子天平、数字传感器等小信号测量领域。图2给出了CS1232的仪表方案典型应用电路。 图2：采用CS1232的仪表方案典型应用电路。 图2中的传感器是电阻应变式传感器。根据电阻应变式传感器的原理，四片应变片构成全桥桥路，在电桥供电端施加恒定的直流电压，则电桥输出端的电压将与其上所承受的压力成正比，由此可根据输 图片简介: 本技术涉及模数转换技术，尤其涉及一种逐次逼近寄存器型模数转换器，包括取样比较器，数模转换器，控制器，寄存器，存储器，处理器和参考电路，比较器将输入模拟量与每个参考模拟量依次进行比较，并输出反映比较结果的一组组数字信号到存储器中，处理器读取并分析一时间段内的存储器中的数字信号，输出与该时间段对应的分析结果，实现处理器对分析结果的自学习更新过程；控制器从处理器接收分析结果，并根据分析结果改变参考模拟量或改变自身的控制信号，使得逐次逼近寄存器型模数转换器改变搜索策略，减少逼近次数，从而达到降低功耗，加快速度，增大分辨率的目的。 技术要求 1.一种逐次逼近寄存器型模数转换器，其特征在于，包括： 比较器，包括一正相输入端、一反相输入端和一比较输出端； 所述正相输入端用于接收一输入模拟量； 数模转换器，包括一输入引脚、一参考电源引脚和一输出引脚；所述模数转换器通过所 述输出引脚输出多个大小均不相同的参考模拟量； 所述比较器的所述反相输入端与所述数模转换器连接； 所述比较器通过所述反相输入端依次接收每个所述参考模拟量，并将所述输入模拟量与 每个所述参考模拟量依次进行比较，并通过所述比较输出端输出反映比较结果的一数字 信号； 控制器，包括一第一控制输入端，一第二控制输入端，一控制输出端和一信号输出端； 所述控制器的所述第一控制输入端与所述数模转换器的所述输入引脚连接，以接收所述数字信号； 所述控制器的所述第一控制输出端与所述数模转换器的所述输入引脚连接，以将一第一控制信号输出至所述数模转换器中，所述第一控制信号用于控制所述数模转换器输出的所述参考模拟量的大小； 所述控制器的所述信号输出端用于输出所述数字信号； 寄存器，与所述控制器的所述信号输出端连接，用于接收并暂存所述控制器输出的所述数字信号； 存储器，与所述寄存器连接，以从所述寄存器中提取暂存的所述数字信号并存储； 处理器，包括一信号输入口，一第一控制输出口和一第二控制输出口； 所述处理器的所述信号输入口与所述存储器连接，以接收并分析一预设的时间段内的所述数字信号，输出对应的分析结果； 所述处理器的所述第一控制输出口与所述控制器的所述第二控制输入端连接，以将与所述时间段对应的所述分析结果输出至所述控制器内，以实现所述处理器对所述分析结果的自学习更新过程； 参考电路，连接所述处理器的所述第二控制输出口，以接收与所述时间段对应的一第二控制信号； 所述参考电路还与所述数模转换器的所述参考电源引脚连接，以根据所述第二控制信号输出一参考电压至所述数模转换器中； 所述数模转换器对接收到的所述第一控制信号和所述参考电压进行权值计算形成所述参考模拟量。 摘要：首先介绍一种新型的多通道高分辨率AD7656型模，数转换器的功能和性能，详细描述它在并行接口模式下的工作方式和原理。然后介绍AD7656在信号采集系统中的应用，给出设计方案和电路。 关键词：ADC；AD7656；信号采集；应用 1 引言 美国模拟器件公司(ADI)发布了一种创新的半导体制造工艺，这种工艺技术是将高电压半导体工艺与亚微米CMOS和互补双极型工艺相结合，并将该工艺命名为iCMOS(工业CMOS)。使诸如工厂自动化和过程控制等高电压应用在性能、设计和节省成本方面均得到极大提升。iCMOS能把更多的信号链路功能集成在一个尺寸比以前小很多的芯片内，并且不牺牲性能，将数字逻辑电路与高速模拟电路集成在一起，并且采用前所未有的小尺寸封装，提供更高的性能和更低的功耗。AD7656就是采用iC-MOS工艺制造的，是高集成度、6通道16-bit逐次逼近(SAR)型ADC，内含1个2.5V基准电压源和基准缓冲器。该器件的功耗比最接近的同类双极型ADC降低了60％。AD7656在每通道250kS／s采样速率下的精度(±4LSB最大值积分线性误差)是同类产品的2倍。基于iCOMS技术制造的ADC可以满足工业领域对高分辨率、多通道、高转换速率和低功耗的要求。 2 AD7656的特性及引脚功能 2.1 AD7656的特性 图1示出AD7656的功能框图。AD7656的主要特性如下： ●6通道16-bit逐次逼近型ADC； ●最大吞吐率为250kS／s； ●AVcc范围为4.75V-5.25V； ●低功耗：在供电电压为5V、采样速率为250kS／s时的功耗为160mW； ●宽带宽输入：输入频率为50kHz时的信噪比(SNR)为85dB； ●片上有2.5V基准电压源和基准缓冲器； ●有并行和串行接口； ●与SPI／QSPI／μWire／DSP兼容的高速串行接口； ●可通过引脚或软件方式设定输入电压范围(±10V，±5V)； ●采用iCMOS工艺技术； ●64引脚QFP。 2.2 AD7656的引脚功能 REFCAPA、REFCAPB、REFCAPC是参考电压引脚，这几个引脚应该接去耦电容器来减小每1个ADC通道参考缓冲器的衰减。 V1一V6是模拟输入1-6引脚，它们是模拟前端输入，对应通道的输入范围取决于RANGE 引脚的定义。 AGND是模拟地，所有的模拟输入信号和外部参考信号都要用AGND。 DVcc是5V数字电源端。 VDRIVE是逻辑电源输入，该引脚的电压取决于内部参考电压，应接10μF或100μF的去耦电容器。 DGND是数字地，它是数字电路的参考点。 AVcc是模拟电压输入(4.5V-5.5V)，它只给ADC的内核供电。 CONVSTA／B／C是转换使能逻辑输入，每对有其相关的CONVST信号，用来启动每对或每4个或6个ADC同步采样。 CS是片选信号，逻辑低电平时使能。 RD是读信号，逻辑低电平时使能。 WR/PEFEN/DIS是写数据/参考使能/非使能。 BUSY是忙信号输出，当转换开始时为高电平，并且在转换结束前一直为高电平。 SER/PAR是串行/并行选择输入信号。低电平时选择并行接口模式，高电平时选择串行接口模式。 DB[0]/SEL A是数据0位／选择输出A路。 DB[1]/SEL B是数据1位/选择输出B路。 DB[2]/SEL C是数据2位/选择输出C路。 DB[3]/DCIN C是数据3位，C路为菊花链式。 DB[4]DCIN B是数据4位/B路为菊花链式。 DB[5]/DCIN A是数据5位/A路为菊花链式。 DB[6]/SCLK是数据6位/串行时钟。 DB[7]/HBEN/DCEN是数据7位/高位使能/菊花链式使能。 DB[8]DOUTA是数据8位/串行数据输出A。 DB[9]/DOUTB是数据9位/串行数据输出B。 DB[10]/DOUTC是数据10位/串行数据输出C。 DB[11]/DGND是数据11位/数字地。 DB[12]、DB[13]、DB[15]是数据12位、数据13位、数据15位。 DB [14]/REFBUFEN/DIS是数据14位/参考缓冲使能(低电平时)/非使能(高电平时)。 RESET是复位信号输入。 课程设计任务书 摘要 目前，无论是模拟通信还是数字通信，在不同的通信业务中都得到了广泛的应用。但是，数字通信的发展速度已明显超过模拟通信，成为当代主流，因为它有很多模拟通信所没有的优点，因此模拟信号往往要被编码成数字信号，从而在数字信道中传输。 本次课程设计是在MATLAB软件环境下进行的，完成的是对A/D和D/A转换器的设计。A/D转换负责将模拟信号转换为数字信号，即用一串数字编码（如0101）去表示对应的一个模拟信号的一点的值，其转换过程是先对输入的模拟信号进行抽样，所使用的抽样频率要满足抽样定理的要求，然后对抽样结果进行幅度离散化（称为量化）并编码为二进制序列。D/A转换的功能与A/D转换相反，它将输入的数字信号序列转换为模拟信号，其转换过程是将输入（二进制）数字序列恢复为相应电平的抽样值序列,然后通过满足抽样定理要求的低通滤波器恢复模拟信号。A/D转换采用平顶抽样技术，所以恢复模拟信号存在高频段的失真，若对恢复信号质量要求严格，需采用均衡器来补偿这种孔径失真。A/D转换器的输出数据形式可以是并行的，也可以是串行的。 关键词:MATLAB；抽样；量化；编码 目录 1.课程设计目的 (1) 2.课程设计要求 (1) 3.相关知识 (1) 3.1 模拟信号数字化 (1) 3.2 A/D和D/A转换的原理 (2) 4．课程设计分析 (3) 4..1 A/D和D/A转换器的模型 (3) 4.2 模块参数设置 (8) 5．仿真 (8) 6．结果分析 (10) 7．参考文献 (11) 1.课程设计目的 （1）加深对A/D和D/A基本理论知识的理解。 （2）培养独立开展科研的能力和编程能力。 （3）掌握A/D和D/A结构及其在通信系统中的应用。 2.课程设计要求 （1）掌握课程设计的相关知识、概念清晰。 （2）程序设计合理、能够正确运行。 3.相关知识 3.1模拟信号数字化 通信系统可以分为模拟和数字通信系统两大类。数字通信系统具有抗干扰能力强，且噪声不积累；传输差错可控；便于用现代数字信号处理技术对数字信息进行处理、变换、存储；易于集成，使通信设备微型化，重量轻；易于加密处理，且保密性好等优点，所以应用非常广泛，已经成为现代通信的主要发展趋势。自然界中的信号都是模拟信号，这就需要我们对模拟信号进行抽样、量化、编码，形成数字信号后，在数字信号系统中传输。在接收端则通过相应的逆变换恢复成模拟信号。若要利用数字通信系统传输模拟信号，一般需要三个步骤：（1）把模拟信号数字化，即模数转换（A/D）； （2）进行数字方式传输； （3）把数字信号还原为模拟信号，即数模转换（D/A）。 如果电信号的参量取值连续（不可数、无穷多），则称之为模拟信号。例如，话筒送出的送出电压包含有话音信息，并在一定的取值范围内连续变化。模拟信号有时也称连续信号，这里连续的含义是指信号的某一参量连续变化，或者说在某一取值范围内可以取无穷多个值，而不一定在时间上也连续。 如果电信号的参量仅可能取有限个值，则称之为数字信号。如电报信号、计算机输入/输出信号、PCM信号等。数字信号有时也称离散信号，这个离散是指信号的某一参量是离散变化的，而不一定在时间上也离散。12位逐次逼近寄存器型ADC转换器设计
高精度数模转换器AD420及其与MSP430的接口技术
一种高精度逐次逼近模数转换器的研究与设计_(优选.)
数模转换器和模数转换器实验报告
多通道高精度模数转换器AD7718 原理与应用
模数转换器(ADC)的几种主要类型
理解逐次逼近寄存器型ADC：与其它类型ADC的架构对比
高精度模数转换器(ADC)
逐次逼近寄存器型模数转换器的制作方法
AD7656型模数转换器在信号采集系统中的应用
模数与数模转换器的仿真
相关主题
文本预览