绘制PMOS、NMOS版图
一、实训目的
1、熟悉Linux操作系统。
2、掌握Cadence软件的使用。
3、学会使用Cadence软件画器件版图。
二、实训器材
计算机、Cadence软件
三、实训步骤
1、在Library Manager中先点击Library列表中的train，然后点击File
New Cell View，将Cell name命名为PMOS，Tool选择Virtuoso，View Name不做更改默认的Layout。点击“OK”即可打开Virtuoso版图设计窗口。
2、开始绘制POMS版图。
1）、绘制有源区（active/TO层）。根据管子尺寸定义PMOS晶体管的宽度为6um，长度不定。
2）、绘制栅端（gate/GT层）。根据管子的尺寸定义PMOS晶体管的gate 的宽度为1um。（即PMOS晶体管的沟道长度为1um）
此处的设计规则：GT overhang out of TO ≥0.55um。
3）、绘制接触孔（contact/W1）。在Cell列表中重新建立一个Cell名为
contact的版图。设计规则为：Min&Max size = 0.5um×0.5um；Metall1
over lap over contact ≥ 0.3um；画好之后保存。如图所示
4）、回到刚才建立的PMOS版图下。按快捷键“i”，添加接触孔，在弹
出的对话框中，点击Browse，出现的对话框中选择train contact
layout,修改Rows为5，点击Hide后在版图编辑窗口中出现
contact+metall1版图，将其移动到距离栅0.4um的地方。同时根据接触孔距离有源区的距离为0.3um，按键盘快捷键“s”进行调整。
同时将接触孔镜像到另外一边，也调整有源区的边界。设计规则：Contact to Contact Min.space ≥0.5um；
P-active overlap contact ≥ 0.3um;
Contacton Active to Ploy gate space ≥ 0.4um;
5）、源和漏的注入区域绘制。选中有源区，按f7进行图形生成
（layergeneration），如图所示在图中1处选中TO层，在图中2处选
中GROW BY，在图中3处填入0.5，在图中4处选中SP层，点击“OK”。
设计规则：P+implant enclose Active ≥ 0.5um;
6）、N阱的制备（N-Well）。选中有源区，按f7进行图形生成（layergeneration），如上图所示在图中1处选中TO层，在图中2处选中GROW BY，在图中3处填入1.3，在图中4处选中TB层，点击“OK”。
设计规则：Overlap from N-well to P+inside N-well ≥ 1.3um;
7）、N阱的阱接触。首先绘制N阱阱接触的有源区（距离P+有源区1.0um），在里面放入接触孔，然后根据接触孔和N+有源区的间距0.15um，调整有源区的大小。再通过图层生成命令形成N阱阱接触的注入区（覆盖
N+有源区0.5um），最后调整N阱覆盖N+阱接触区的距离≥ 0.4um。
设计规则：Spacing of N+active to P+Active inside N-well ≥ 1.0um;
N-active over lap contact ≥ 0.15um;
N+implant enclose Active ≥ 0.5um;
Overlap from N-well to N+inside N-well(pickup)≥ 0.4um;
绘制完成后的PMOS图形如下图所示：
3、绘制NMOS版图，与PMOS类似。根据管子尺寸修改参数即可。
绘制完成后的NMOS图形如下图所示：
四、实训总结
通过这次画PMOS和NMOS版图的实训，我基本学会了layout的操作过程，已经能够独立完成版图的制作。这次实验完成比较简单，在老师的带领下，加上自己在课下的努力学习，我基本上能看懂大多数的设计规则，都能很好地完成老师要求的任务，第一次接触这个软件，还有很多还不太看得懂的地方，希望在以后的版图绘画过程中能够多多练习，熟练地掌握整个版图设计的过程。总之，在这次实训过程中我学到了很多，也涨了很多见识，收获还是挺大的。
版图设计论文15篇 版图设计论文 摘要：集成电路版图设计教学应面向企业，按照企业对设计工程师的要求来安排教学，做到教学与实践的紧密结合。从教学开始就向学生灌输IC行业知识，定位准确，学生明确自己应该掌握哪些相关知识。从集成电路数字版图、模拟版图和逆向设计版图这三个方面就如何开展教学可以满足企业对版图工程师的要求展开探讨，安排教学有针对性。在教学方法与内容上做了分析探讨，力求让学生在毕业后可以顺利进入IC行业做出努力。 关键词 版图设计设计论文设计 版图设计论文:一种基于厚膜工艺的电路版图设计 摘要：在电子线路版图设计中，通常采用印刷线路板技术。如果结合厚膜工艺技术，可以实现元器件数目繁多，电路连接复杂，且安装空间狭小的电路版图设计。通过对3种不同电路版图设计方案的理论分析，确定了惟一能满足要求的设计方案。基于外形尺寸的要求，综合考虑电路的性能和元件的封装形式，通过合理的电路分割和布局设计，验证了设计方案的合理性和可实现性。体现了厚膜工艺技术在电路版图设计中强大的优越性，使一个按常规的方法无法实现的电路版图设计问题迎刃而解。 关键词：电路版图设计；电路分割设计；厚膜混合集成电路；厚膜工艺 0 引言 随着电子技术的飞速发展，对电子设备、系统的组装密度的要求越来越高，对电路功能的集成度、可靠性等都提出了更高的要求。电子产品不断地小型化、轻量化、多功能化。除了集成电路芯片的集成度越来越高外，电路结构合理的版图设计在体积小型化方面也起着举足轻重的作用。
1 厚膜工艺技术简述 厚膜工艺技术是将导电带和电阻通过丝网漏印、烧结到陶瓷基板上的一种工艺技术[1]。 厚膜混合集成电路是在厚膜工艺技术的基础上，将电阻通过激光精调后，再将贴片元器件或裸芯片装配到陶瓷基板上的混合集成电路[2]。 厚膜混合集成电路基本工艺流程图见图1。 图1 厚膜工艺流程图 厚膜工艺与印制板工艺比较见表1。 2 电路版图设计 2.1 设计要求 将电路原理图（图2，图3）平面化设计在直径为34 mm的PCB板上（对电路进行分析后无需考虑相互干扰），外形尺寸图见图4。其中：序列号及电源为需要引出的引脚。 表1 厚膜工艺与印制板工艺比较 图2 原理图（1）
西安科技大学 高新学院 微电子专业实验报告 专业：微电子 班级：1001 姓名：黄升 学号：1001050120 指导老师：王进军
设计软件：tanner软件 实验目的和要求： 1、掌握L-edit软件的基本设定和集成电路工艺和版图的图层关系。 2、根据性能和指标要求，明确设计要求和规则。 3、电路版图实现过程中电源线的走法。 4、掌握L-edit和S-edit仿真环境，完成异或门的仿真。 5、掌握LVS环境变量。 异或门版图的设计方法： 1、确定工艺规则。 2、绘制异或门版图。 3、加入工作电源进行分析。 4、与LVS比较仿真结果。 实验内容： 完成COMS异或门版图设计，COMS异或门原理如下，要求在S-edit 中画出每一电路元件，并给出输入输出端口及电源线和地线。（一）异或逻辑关系式及真值表：F=A⊕B=A′B+ AB′
（二）原理图： （三）版图：
（四）仿真分析： Main circuit:Module0 .include“E:\ProgramFiles\tannerEDA\T-Spice10.1\models\m12_125.md M1 N3 A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2 F B N3 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M3 F N3 B Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M4 N3 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M5 F B A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M6 F A B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u v7 Vdd Gnd 5.0 v8 B Gnd pulse(0.05.00 In In 100n 200n) v9 A Gnd pulse(0.05.00 In In 100n 400n) .tran In 800n .print tran v(A) v(B) v(F) End of main circuit:Module0
兰州交通大学电信学院课程设计实验报告 实验名称:负反馈放大电路PCB设计 无线话筒PCB设计(选作) 试验日期: 2012年6月25日 班级: 电子科学与技术092班 姓名: 刘光智 学号: 200910112
Altium designer简介 Altium Designer 提供了唯一一款统一的应用方案，其综合电子产品一体化开发所需的所有必须技术和功能。Altium Designer 在单一设计环境中集成板级和FPGA系统设计、基于FPGA和分立处理器的嵌入式软件开发以及PCB版图设计、编辑和制造。并集成了现代设计数据管理功能,使得Altium Designer成为电子产品开发的完整解决方案－一个既满足当前，也满足未来开发需求的解决方案。 一、实验目的 1.了解并学会运用Altium designer软件绘制简单PCB 2.会运用Alitum designer软件设计库元件 3.掌握印刷电路板布线流程 4.掌握印刷电路板设计的基本原则 二、设计内容 1.要求用Alitum designer软件画出电路原理图 2.按照所画原理图自动生成PCB版图 3.会自己设计元件和库 三、实验步骤(负反馈放大器PCB设计) 1、新建工程、为工程添加项目：在D盘新建一个自己的文件夹重命名为ffk，运行Alitum designer软件，然后单击文件/新建/工程/PCB工程,然后右击所建的PCB工程选择给工程添加原理图,然后添加PCB,建完PCB工程保存工程到D/ffk内,保存时三个文件都命名为ffk.扩展名 2、画原理图：在原理图窗口画出所要画的PCB原理图，本次实验所画电路图如图1： 图1 3、对所画电路图进行编译:点击工程/Compile Document mic.SchDoc,然后点击工程/Compile PCB Project PCB_mic.PrjPCB,然后打开Messages窗口查看编译结果,若有错误按照提示对错误进行改正再编译,直至没有错误结束编译
北京工业大学集成电路板图设计报告 姓名：张靖维 学号：12023224 2015年 6 月 1日
目录 目录 (1) 1 绪论 (2) 1.1 介绍 (2) 1.1.1 集成电路的发展现状 (2) 1.1.2 集成电路设计流程及数字集成电路设计流程 (2) 1.1.3 CAD发展现状 (3) 2 电路设计 (4) 2.1 运算放大器电路 (4) 2.1.1 工作原理 (4) 2.1.2 电路设计 (4) 2.2 D触发器电路 (12) 2.2.1 反相器 (12) 2.2.2 传输门 (12) 2.2.3 与非门 (13) 2.2.4 D触发器 (14) 3 版图设计 (15) 3.1 运算放大器 (15) 3.1.1 运算放大器版图设计 (15) 3.2 D触发器 (16) 3.2.1 反相器 (16) 3.2.2 传输门 (17) 3.2.3 与非门 (17) 3.2.4 D触发器 (18) 4 总结与体会 (19)
1 绪论 随着晶体管的出现，集成电路随之产生，并极大地降低了电路的尺寸和成本。而由于追求集成度的提高，渐渐设计者不得不利用CAD工具设计集成电路的版图，这样大大提高了工作效率。在此单元中，我将介绍集成电路及CAD发展现状，本次课设所用EDA工具的简介以及集成电路设计流程等相关内容。 1.1介绍 1.1.1集成电路的发展现状 2014年，在国家一系列政策密集出台的环境下，在国内市场强劲需求的推动下，我国集成电路产业整体保持平稳较快增长，开始迎来发展的加速期。随着产业投入加大、技术突破与规模积累，在可以预见的未来，集成电路产业将成为支撑自主可控信息产业的核心力量，成为推动两化深度融合的重要基础。、 1.1.2集成电路设计流程及数字集成电路设计流程 集成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。芯片硬件设计包括：功能设计阶段，设计描述和行为级验证，逻辑综合，门级验证（Gate-Level Netlist Verification），布局和布线。模拟集成电路设计的一般过程：电路设计，依据电路功能完成电路的设计；.前仿真，电路功能的仿真，包括功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真；版图设计（Layout），依据所设计的电路画版图；后仿真，对所画的版图进行仿真，并与前仿真比较，若达不到要求需修改或重新设
课程设计 题目 CMOS集成电路版图课程设计 学院专业电子科学与技术 年级班级 1011班 姓名学号 指导老师 2013年 6 月
首先在理论上介绍了集成电路版图设计方法的详细步骤以及设计规则的特点。并结合几个触发器的版图设计实例详细讲解了集成电路版图设计的基本步骤技巧与准则。由于模拟集成电路的性能与版图设计密切相关，所以着重介绍CMOS 模拟电路版图设计的一般思路，优化器件结构和平面布局使寄生效应对电路性能的影响降至最低。集成电路版图设计是把设计思想转化为设计图纸的过程，包括数字电路和模拟电路设计。本文针对版图设计过程，验证方法，以及如何通过合理的布局规划，设计出高性能、低功耗、低成本、能实际可靠工作的芯片版图。 关键词:版图设计；MOS; 面积; 设计规则 Abstract First of all, in theory, introduces the detailed steps of integrated circuit layout design method and the characteristics of the design rules. And combined with the landscape design of several triggers in detail the basic steps of integrated circuit layout design skills and standards. Due to the performance of the analog integrated circuit and layout design are closely related, so the landscape design of CMOS analog circuits is introduced the general train of thought, optimize the device structure and plane layout of parasitic effects on circuit performance impact to a minimum. Integrated circuit layout design is to put the design into the process of design drawing, including digital circuit and analog circuit design. This article in view of the landscape design process, the authentication methods, and how to through the reasonable layout planning, design a high performance, low power consumption, low cost, practical and reliable working of the chip layout. Key words: landscape design; MOS; Area; Design rules
版图设计实验报告 课程名称：集成电路版图设计 姓名： 学号； 专业；电子科学与技术 教师；老师
目录 （一）实验目的 (3) （二）实验步骤 (4) 1，搭建环境···································································································· 2，运用ic6151··························································································· 3，作图··········································································································· 4，Run DRC·························································································· 5，画原理图··························································································· 6，Run LVS········································································································（三）实验总结·················································································································
集成电路基础工艺和版图设计测试试卷 （考试时间：60分钟，总分100分） 第一部分、填空题（共30分。每空2分） 1、NMOS是利用电子来传输电信号的金属半导体；PMOS是利用空穴来传输电信号的金属半导体。 2、集成电路即“IC”，俗称芯片，按功能不同可分为数字集成电路和模拟集成电路，按导电类型不同可分为 双极型集成电路和单极型集成电路，前者频率特性好，但功耗较大，而且制作工艺复杂，不利于大规模集成；后者工作速度低，但是输入阻抗高、功耗小、制作工艺简单、易于大规模集成。 3、金属(metal)—氧化物(oxid)—半导体(semiconductor)场效应晶体管即MOS管，是一个四端有源器件，其四端分别是栅 极、源极、漏极、背栅。 4、集成电路设计分为全定制设计方法和半定制设计方法，其中全定制设计方法又分为基于门阵列和标准单元 的设计方法，芯片利用率最低的是基于门阵列的设计方法。 第二部分、不定项选择题（共45分。每题3分，多选，错选不得分，少选得1分） 1、在CMOS集成电路中，以下属于常用电容类型的有（ABCD） A、MOS电容 B、双层多晶硅电容 C、金属多晶硅电容 D、金属—金属电容 2、在CMOS集成电路中，以下属于常用电阻类型的有（ABCD） A、源漏扩散电阻 B、阱扩散电阻 C、沟道电阻 D、多晶硅电阻 3、以下属于无源器件的是（CD ） A、MOS晶体管 B、BJT晶体管 C、POL Y电阻 D、MIM电容 4、与芯片成本相关的是（ABC） A、晶圆上功能完好的芯片数 B、晶圆成本 C、芯片的成品率 D、以上都不是 5、通孔的作用是（AB ） A、连接相邻的不同金属层 B、使跳线成为可能 C、连接第一层金属和有源区 D、连接第一层金属和衬底 6、IC版图的可靠性设计主要体现在（ABC）等方面，避免器件出现毁灭性失效而影响良率。 A、天线效应 B、闩锁（Latch up） C、ESD(静电泄放)保护 D、工艺角（process corner）分析 7、减小晶体管尺寸可以有效提高数字集成电路的性能，其原因是（AB） A、寄生电容减小，增加开关速度 B、门延时和功耗乘积减小 C、高阶物理效应减少 D、门翻转电流减小 8、一般在版图设计中可能要对电源线等非常宽的金属线进行宽金属开槽，主要是抑制热效应对芯片的损害。下面哪些做法符合宽金属开槽的基本规则？（ABCD） A、开槽的拐角处呈45度角，减轻大电流密度导致的压力 B、把很宽的金属线分成几个宽度小于规则最小宽度的金属线 C、开槽的放置应该总是与电流的方向一致 D、在拐角、T型结构和电源PAD区域开槽之前要分析电流流向 9、以下版图的图层中与工艺制造中出现的外延层可能直接相接触的是（AB）。 A、AA（active area） B、NW（N-Well） C、POLY D、METAL1
目录 前端电路设计与仿真1 第一节双反相器的前端设计流程1 1、画双反相器的visio原理图1 2、编写.sp文件2 第二节后端电路设计4 一、开启linux系统4 2、然后桌面右键重新打开Terminal7 双反相器的后端设计流程8 一、schematic电路图绘制8 二、版图设计31 画版图一些技巧：47 三、后端验证和提取48 第三节后端仿真57 其它知识60 前端电路设计与仿真 第一节双反相器的前端设计流程1、画双反相器的visio原理图 in V DD M2 M3 out 图1.1
其中双反相器的输入为in 输出为out，fa为内部节点。电源电压V DD=1.8V，MOS 管用的是TSMC的1.8V典型MOS管(在Hspice里面的名称为pch和nch，在Cadence里面的名称为pmos2v和nmos2v)。 2、编写.sp文件 新建dualinv.txt文件然后将后缀名改为dualinv.sp文件 具体实例.sp文件内容如下： .lib 'F:\Program Files\synopsys\rf018.l' TT 是TSMC用于仿真的模型文件位置和选择的具体工艺角*****这里选择TT工艺角*********** 划红线部分的数据请参考excel文件《尺寸对应6参数》，MOS管的W不同对应的6个尺寸是不同的，但是这六个尺寸不随着L的变化而变化。 划紫色线条处的端口名称和顺序一定要一致 MOS场效应晶体管描述语句：(与后端提取pex输出的网表格式相同) MMX D G S B MNAME
针对SOI 集成传感器芯片结构的特殊性，同时考虑到芯片成品率和器件的可靠性，根据已经开发的普通压阻工艺规则、考虑到光刻和键合设备能力、同时为保证加速度传感器件结构布线的需求制定了集成传感器芯片的工艺规则。 为保证结构加工的成品率，加速度传感器弹性支撑悬臂梁的厚度设计为30um 。考虑到整个器件的尺寸、加速度传感器的量程等诸多因素，加速度传感器支撑悬臂梁的宽度必须比较小；但为保证在一条弹性悬臂梁的宽度范围内并排放下两个压阻和六条金属导线，同时又要将图形尺寸设计的足够大，以尽可能减少加工偏差对图形尺寸影响的比例，以获得较高的成品率和可靠性。综合考虑以上因素，布线的工艺规则以5um 为最小图形线宽和间隔、压阻图形面引线孔覆盖最小为2um 、双面光刻和对准键合的图形覆盖最小为4um ，其他还要求器件的焊盘最小间距大于100um 、焊盘面积大于100100um um 、硅片划片槽宽度为200um 。 MEMS 光刻掩模版介绍 光刻技术是一种将掩模版的图形转移到衬底表面的图形复制技术，即利用光源选择性照射光刻胶层使其化学性质发生改变，然后显影去除相应的光刻胶得到相应图形的过程。光刻得到的图形一般作为后续工艺的掩模，进一步对光刻暴露的位置进行选择性刻蚀、注入或者淀积等。 MEMS 掩模版是一块单面附有金属铬层的厚度为c 的石英玻璃平板，掩模图案构造于铬层中。光刻掩模版的制作是MEMS 器件加工流程的开始。一般对掩模版的设计要求为：图形的尺寸要准确；图形边缘应光洁，陡直和无毛刺；图形黑白对比要深，图形内无针孔，图形外无黑点；整套版中的各块能一一套准；底版要牢固、耐磨；各图形区内应有掩蔽作用，图形区外应完全透过紫外光或对光吸收极少。 根据制定的集成传感器的工艺规则，结合需要的MEMS 器件结构，就可以开始进行MEMS 掩模版的版图设计。版图是一组具有一定对应关系的图形，它与器件的结构、所用的加工工艺密切相关，每层版图都对应于不同的工艺步骤。在加工过程中，各层版图利用十字对准标记进行光刻对准，以保证对准精度。MEMS 掩模版的制作是根据设计完成的版图来进行的。 集成传感器的版图设计说明
目录 摘要 (2) 第一章引言 (3) 第二章基础知识介绍 (4) 2.1 集成电路简介 (4) 2.2 CMOS运算放大器 (4) 2.2.1理想运放的模型 (4) 2.2.2非理想运算放大器 (5) 2.2.3运放的性能指标 (5) 2.3 CMOS运算放大器的常见结构 (6) 2.3.1单级运算放大器 (6) 2.3.2简单差分放大器 (6) 2.3.3折叠式共源共栅(Folded-cascode)放大器 (7) 2.4版图的相关知识 (8) 2.4.1版图介绍 (8) 2.4.2硅栅CMOS工艺版图和工艺的关系 (8) 2.4.3 Tanner介绍 (9) 第三章电路设计 (10) 3.1总体方案 (10) 3.2各级电路设计 (10) 3.2.1第三级电路设计 (10) 3.2.2第二级电路设计 (11) 3.2.3第一级电路设计 (12) 3.2.4三级运放整体电路图及仿真结果分析 (14) 第四章版图设计 (15) 4.1版图设计的流程 (15) 4.1.1参照所设计的电路图的宽长比，画出各MOS管 (15) 4.1.2 布局 (17) 4.1.3画保护环 (17) 4.1.4画电容 (17) 4.1.5画压焊点 (18) 4.2 整个版图 (19) 第五章 T-Spice仿真 (21) 5.1提取T-Spice文件 (21) 5.2用T-Spice仿真 (24) 5.3仿真结果分析 (26) 第六章总结 (27) 参考文献 (28)
摘要 本次专业综合课程设计的主要内容是设计一个CMOS三级运算跨导放大器，该放大器可根据不同的使用要求，通过开关的开和闭，选择单级、两级、三级组成放大器，以获得不同的增益和带宽。用ORCAD画电路图，设计、计算宽长比，仿真，达到要求的技术指标，逐级进行设计仿真。然后用L-Edit软件根据设计的宽长比画版图，最后通过T-Spice仿真，得到达到性能指标的仿真结果。 设计的主要结果归纳如下： （1）运算放大器的基本工作原理 （2）电路分析 （3）设计宽长比 （4）画版图 （5）仿真 （6）结果分析 关键词：CMOS运算跨导放大器；差分运放；宽长比；版图设计；T-Spice仿真
2016年3月7日IC版图设计基础课后作业 孙一川2013141223053 我在自己的电脑上安装了虚拟机，从实验室把红帽Linux IC拷回来在寝室完成这一个课堂作业。前面运行Linux创建file等日常步骤就不一一累述。直接进入正题。 首先看了PDF过后，知道最终目的是完成一个nmos，根据PDF上提供尺寸，先要计算出ndiff的长宽，由于是对称结构，所以长度可以计算一边的在乘二就行，一边的长度是contact的长度加上两个它到niff的距离的是 0.6u+0.9u+0.9u=2.4u，总长度便是4.8u。宽度是device width告诉了是 3.6u。先按照这个尺寸画出标尺。Linux系统必须要做完一部就要按esc来清 除掉之前的功能在去进行接下来的操作，所以要先按esc清除掉标尺操作在按rectangle选中diff-drw依照着之前画好的标尺来画出ndiff。如图： 接下来我们要花poly，这不分要用到path，path有自动适应标尺的功 能，一句PDF给出的poly的场是0.6u宽是4.8u。所以先依照着的poly的宽 画出标尺，在按esc后选中poly-drw，按快捷键p，从上往下拉，与之前不同
的是，这次画的是线，双击后会适应你的标尺来生成poly。如图： 接下来是要在ndiff上画出metal，这一部分可以看做将ndiff和poly这个左右对承德结构从中间分开，它离ndiff每条边的距离都是0.5u，所以他是一个长为1.4u宽为2.6u的矩形。所以画好标尺过后这一部分很容易就画出来了。如图：
画金属上的contact与画金属有异曲同工之处，因为contact到金属三条边的距离都是0.4u，contact本身是一个边长为0.6u的正方形。有了上图所示画好的标尺这一部分就非常好画了。最后如图所示：
集成电路版图设计实验报告 班级：微电子1302班 学号：1306090226 姓名：李根 日期：2016年1月10日
一：实验目的： 熟悉IC设计软件Cadence Layout Editor的使用方法，掌握集成电路原理图设计，原理图仿真以及版图设计的流程方法以及技巧。 二：实验内容 1.Linux常用命令及其经典文本编辑器vi的使用 ①：了解Linux操作系统的特点。 ②：熟练操作如何登录、退出以及关机。 ③：学习Linux常用的软件以及目录命令。 ④：熟悉经典编辑器vi的基本常用操作。 2.CMOS反相器的设计和分析 ①：进行cmos反相器的原理图设计。 ②：进行cmos反相器的原理图仿真。 ③：进行cmos反相器的版图设计。 3.CMOS与非门的设计和分析 ①：进行cmos与非门的原理图设计。 ②：进行cmos与非门的原理图仿真。 ③：进行cmos与非门的版图设计 4.CMOS D触发器的设计和分析 ①：进行cmosD触发器的原理图设计。 ②：进行cmosD触发器的原理图仿真。 ③：进行cmosD触发器的版图设计。 5.对以上的学习进行总结 ①：总结收获学习到的东西。 ②：总结存在的不足之处。 ③：展望集成电路版图设计的未来。 三：实验步骤（CMOS反相器） 1.CMOS反相器原理图设计 内容：首先建立自己的Library，建立一个原理图的cell，其次进行原理图通过调用库里面的器件来绘制原理图，然后进行检错及修正，具体操作如下：在Terminal视窗下键入icfb，打开CIW； Tool→Library Manager； File→New→Library； 在name栏填上Library名称； 选择Compile a new techfile； 键入～/0.6um.tf； File→New→Cell view,在cell name键入inv，tool选择schematic，单击OK； 点击Schematic视窗上的指令集Add→Instance，出现Add Instance视窗； 通过Browse analogLib库将要用到的元件添加进来；
福州大学物信学院 《集成电路版图设计》 实验报告 姓名：席高照 学号：111000833 系别：物理与信息工程 专业：微电子学 年级：2010 指导老师：江浩
一、实验目的 1.掌握版图设计的基本理论。 2.掌握版图设计的常用技巧。 3.掌握定制集成电路的设计方法和流程。 4.熟悉Cadence Virtuoso Layout Edit软件的应用 5.学会用Cadence软件设计版图、版图的验证以及后仿真 6.熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。 二、实验要求 1.根据所提供的反相器电路和CMOS放大器的电路依据版图设计的规则绘制电路的版图，同时注意CMOS查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA） 2.所设计的版图要通过DRC、LVS检测 三、有关于版图设计的基础知识 首先，设计版图的基础便是电路的基本原理，以及电路的工作特性，硅加工工艺的基础、以及通用版图的设计流程，之后要根据不同的工艺对应不同的设计规则，一般来说通用的版图设计流程为①制定版图规划记住要制定可能会被遗忘的特殊要求清单②设计实现考虑特殊要求及如何布线创建组元并对其进行布局③版图验证执行基于计算机的检查和目视检查，进行校正工作④最终步骤工程核查以及版图核查版图参数提取与后仿真 完成这些之后需要特别注意的是寄生参数噪声以及布局等的影响，具体是电路而定，在下面的实验步骤中会体现到这一点。 四、实验步骤 I.反相器部分： 反相器原理图：
反相器的基本原理：CMOS反相器由PMOS和NMOS构成，当输入高电平时，NMOS导通，输出低电平，当输入低电平时，PMOS导通，输出高电平。 注意事项： （1）画成插齿形状，增大了宽长比，可以提高电路速度 （2）尽可能使版图面积最小。面积越小，速度越高，功耗越小。 （3）尽可能减少寄生电容和寄生电阻。尽可能增加接触孔的数目可以减小接触电阻。（4）尽可能减少串扰，电荷分享。做好信号隔离。 反相器的版图： 原理图电路设计： 整体版图：
实验报告册 课程名称：集成电路版图设计教程姓名： 学号： 院系： 专业： 教师： 2016 年5 月15 日 实验一： OP电路搭建
一、实验目的： 1.搭建实体电路。 2.为画版图提供参考。 3.方便导入网表。 4.熟悉使用cadence。 二、实验原理和内容： 根据所用到的mn管分析各部分的使用方法，简化为几个小模块，其中有两个差分对管。合理运用匹配规则，不同的MOS管可以通过打孔O来实现相互的连接。 三、实验步骤： 1.新建设计库。在file→new→library；在name输入自己的学号；右边选择：attch to……；选择sto2→OK。然后在tools→library manager下就可看到自己建的库。 2.新建CellView。在file→new→CellView；cell栏输入OP，type →选择layout。 3.加器件。进入自己建好的电路图，选择快捷键I进行调用器件。MOS 管，在browse下查找sto2，然后调用出自己需要的器件。
4.连线。注意：若线的终点没有别的电极或者连线，则要双击左键才能终止画线。一个节点只能引出3根线。无论线的起点或是终点，光标都应进入红色电极接电。 5.加电源，和地符号。电源Vdd和地Vss的符号在analoglib库中选择和调用，然后再进行连线。 （可以通过Q键来编辑器件属性，把实验规定的MOS管的width和length数据输入，这样就可以在电路图的器件符号中显示出来） 6.检查和保存。命令是check and save。（检查主要针对电路的连接关系：连线或管脚浮空，总线与单线连接错误等）如果有错和警告，在‘schematic check’中会显示出错的原因，可以点击查看纠正。（画完后查看完整电路按快捷键F，连线一定要尽量节约空间，简化电路） 四、实验数据和结果： 导出电路网表的方法：新建文件OP，file→Export→OP（library browser 选NAND2），NAND.cdl，Analog √
设计题目：三输入与或门 一、设计的目的和意义 设计目的： 1、熟悉并认识版图设计规则（DRC）检测 2、熟悉IC制造工艺文件 3、熟练运用软件设计电路和版图、 4、设计意义： 1.配合集成电路设计基础、集成电路设计硬件描述语言、超大规模集成电 路CAD、器件模型CAD、集成电路版图设计、微电子工艺等课程，培养 IC设计的实践能力； 2.进一步掌握基本的集成电路与器件设计和调试的方法与步骤；掌握设计 输入、编译、模拟、仿真、综合、布图、下载及硬件测试等IC设计基本 过程； 3.初步掌握应用典型的HDL（VHDL、Verilog），基于FPGA的IC设计调试 工具、Zeni2003物理设计工具进行集成电路设计、模拟与硬件仿真的方 法和过程； 4.进一步巩固所学IC设计相关的理论知识，提高运用所学知识分析和解决 实际集成电路工程设计问题的能力； 5.经过查找资料、选择方案、设计仿真器件或电路、检查版图设计、撰写 设计报告等一系列实践过程，实现一次较全面的IC设计工程实践训练，通过理论联系实际，提高和培养创新能力，为后续课程的学习，毕业设 计，毕业后的工作打下基础。 二、设计的主要内容和要求 主要内容： 设计一个CMOS结构三输入与或门(F=AB+C)的版图，并作DRC验证。 要求： 1．用三输入的与或非门和一个非门构建与门。 2．与或非门和非门都用CMOS结构实现。 3．利用九天EDA工具PDT画出其相应版图。 4．利用几何设计规则文件进行在线DRC验证并修改版图。
三、试验思想及说明 根据要求1将试验结果所示的表达式 F =AB+C转化为符合要求的逻辑表达式为： 。 画出相关的真值表如下： 用逻辑电路表示为： 然后画出相应的棒状图如下：
数字集成电路设计 实验报告 实验名称二输入与非门的设计 一．实验目的 a)学习掌握版图设计过程中所需要的仿真软件
b)初步熟悉使用Linux系统 二．实验设备与软件 PC机，RedHat,Candence 三．实验过程 Ⅰ电路原理图设计 1.打开虚拟机VMware Workstation，进入Linux操作系统RedHat。 2.数据准备，将相应的数据文件拷贝至工作环境下，准备开始实验。 3.创建设计库，在设计库里建立一个schematic view，命名为，然后进入电路 图的编辑界面。 4.电路设计 设计一个二输入与非门，插入元器件，选择PDK库（xxxx35dg_XxXx）中的nmos_3p3、 pmos_3p3等器件。形成如下电路图，然后check and save，如下图。 图1.二输入与非门的电路图 5.制作二输入与非门的外观symbol Design->Create Cellview -> From Cellview，在弹出的界面，按ok后出现symbol Generation options，选择端口排放顺序和外观，然后按ok出现symbol编辑界面。按照需 要编辑成想要的符号外观，如下图。保存退出。
图2.与非门外观 6.建立仿真电路图 方法和前面的“建立schemtic view”的方法一样，但在调用单元时除了调用analogL 库中的电压源、（正弦）信号源等之外，将之前完成的二输入与非门调用到电路图中，如下图。 图3.仿真电路图 然后设置激励源电压输出信号为高电平为3.5v，低电平为0的方波信号。 7.启动仿真环境 在ADE中设置仿真器、仿真数据存放路径和工艺库，设置好后选择好要检测的信号在电路中的节点，添加到输出栏中，运行仿真得到仿真结果图。
集成电路CAD 课程设计报告 一．设计目的： 1.通过本次实验，熟悉软件的特点并掌握使用软件的流程和设计方法； 2.了解集成电路工艺的制作流程、简单集成器件的工艺步骤、集成器件区域的层 次关系，与此同时进一步了解集成电路版图设计的λ准则以及各个图层的含义和设计规则； 3.掌握数字电路的基本单元CMOS 的版图，并利用CMOS 的版图设计简单的门电路， 然后对其进行基本的DRC 检查； 4. 掌握C)B (A F +?=的掩模板设计与绘制。 二．设计原理： 1、版图设计的目标： 版图 （layout ） 是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、 各层拓扑定义等器件相关的物理信息数据。版图设计是创建工程制图（网表）的精确的物理描述过程，即定义各工艺层图形的形状、尺寸以及不同工艺层的相对位置的过程。其设计目标有以下三方面： ① 满足电路功能、性能指标、质量要求； ② 尽可能节省面积，以提高集成度，降低成本； ③ 尽可能缩短连线，以减少复杂度，缩短延时，改善可能性。 2、版图设计的内容： ①布局：安排各个晶体管、基本单元、复杂单元在芯片上的位置。 ②布线：设计走线，实现管间、门间、单元间的互连。
③尺寸确定：确定晶体管尺寸（W、L）、互连尺寸（连线宽度）以及晶体管与互连之间的相对尺寸等。 ④版图编辑（Layout Editor ）:规定各个工艺层上图形的形状、尺寸和位置。 ⑤布局布线（Place and route ）：给出版图的整体规划和各图形间的连接。 ⑥版图检查（Layout Check ）：设计规则检验（DRC,Design Rule Check）、电气规则检查（ERC,Electrical Rule Check）、版图与电路图一致性检验（LVS,Layout Versus Schematic ）。 三．设计规则（Design Rul e ）： 设计规则是设计人员与工艺人员之间的接口与“协议”，版图设计必须无条件的服从的准则，可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。设计规则主要包括几何规则、电学规则以及走线规则。其中几何设计规则通常有两类： ①微米准则：用微米表示版图规则中诸如最小特征尺寸和最小允许间隔的绝对尺寸。 ②λ准则：用单一参数λ表示版图规则，所有的几何尺寸都与λ成线性比例。 设计规则分类如下： 1.拓扑设计规则（绝对值）：最小宽度、最小间距、最短露头、离周边最短距离。 2.λ设计规则（相对值）：最小宽度w=mλ、最小间距s=nλ、最短露头t=lλ、离周边最短距离d=hλ（λ由IC制造厂提供，与具体的工艺类型有关，m、n、l、h为比例因子，与图形类形有关）。 ①宽度规则（width rule）：宽度指封闭几何图形的内边之间的距离。 ②间距规则（Separation rule）：间距指各几何图形外边界之间的距离。
重庆大学本科学生专业版图课程设计任务书
说明：1、学院、专业、年级均填全称，如：光电工程学院、测控技术、2003。 2、本表除签名外均可采用计算机打印。本表不够，可另附页，但应在页脚添加页码。
摘要 近些年来，集成电路技术发展迅猛，促使半导体技术不断地发展，半导体技术正在进入将整个系统整合在单一晶片上的时代。故对VLSI的版图设计的要求也越来越高。Tanner软件可提供完整的集成电路设计环境，帮助初学者进入VLSI设计领域。本设计采用Tanner Tools Pro 工具，对DC-DC升压变换器芯片的过压保护电路进行版图设计与仿真，在报告中给出版图与仿真结果。 关键词：集成电路半导体 Tanner Abstract In recent years, the integrated circuit technology develops rapidly, which promote the semiconductor technology develop. Semiconductor technology are entering a new era that the whole system integrated in a single chip. Therefore, the requirement of VLSI layout design is higher. Tanner software can provide a complete integrated circuit design environment, which helps beginners step into the VLSI design field. This design uses Tanner Tools Pro design and simulate the over-voltage circuit of DC-DC boost converter chip. The layout and simulation results will be given in the report. Key word:integrated circuit semiconductor Tanner
Cadence IC设计实验 实验三、 Virtuoso Layout Editor 实验目的：使用EDA工具进行版图设计。 运行Cadence版图设计软件： cp /eva01/cdsmgr/training_IC_data/VLE_5_0.tar . （提醒：最后是空格和小点） tar-vxf VLE_5_0.tar cd Layout vi .cdsinit 删掉下列2条指令前面的分号“；”使得你可以使用快捷键： ；load(prependInstallPath(“samples/local/schBindKeys.il”)) ；load(“leBindKeys.il”) 注意：vi的删除命令方式——先按ESC键切换到vi的命令模式下，然后将光标移到需要删除的字符下，按x键即可删除该字符。同样在命令模式下，输入:wq三个字符为保存退出，输入:q!三个字符则为不保存退出。 layoutPlus & （注意字母的大小写！或icfb &） 实验内容与步骤 边学边做：画INV版图 一、根据设计规则画nmos版图： [1]、在CIW窗口中，选择File->Open, （若无nmos Cell，则建立New） Library Name design Cell Name nmos View Name layout OK。 [2]、画poly：在LSW窗口中选择poly drawin g层作为当前层 (LSW上方有一栏提示，画任何层之前必须将该层设为当前层。当前层必须可见。 LSW提示：A V：全可见，NV：全不可见；AS：全可选，NS：全不可选。 对于某一层，鼠标中键：可见/不可见，鼠标右键：可选/不可选） [3]、点击Create->Path命令；（本实验使你掌握菜单命令，实际上你可以使用图标工具和快捷键完成很多操作） [4]、单击左键选择一个起点。（此时窗口上方中间的DX, DY坐标变成0，0）
版图设计是一个上乘电路设计，下接集成电路芯片制造的中间桥梁；版图设计将电路图中虚拟的晶体管转换成现实中实际存在器件的必不可少的过程，版图就是为集成电路制造所用的集成电路掩膜上的几何图形；利用一层一层的掩膜版，通过工艺线的工作就可以制造出相应的集成电路； MOS器件是四端器件，一种载流子导电，是电压控制器件； 电阻一般有栅电阻、阱电阻、注入电阻等，起到一个限流的作用； 电容存储电荷的能力称为容性，在集成电路中，电容是无处不在的，只要有一块导电材料跨过另外一块导电材料就会形成一个电容。电容又称为去耦电容或者隔直电容。 为什么 由两个背靠背PN结构成的具有电流放大作用的晶体三极管称为双极性晶体管，双极型晶体管是一种电流控制器件，电子和空穴同时参与导电。同场效应晶体管相比，双极型晶体管开关速度慢，输入阻抗小，功耗大； 什么是输入阻抗 双极型晶体管工作原理: 发射结正偏，集电结反偏时，为放大工作状态；发射结正偏，集电结也正偏，为饱和工作状态；发射结反偏，集电结反偏时，为截止工作状态；发射结发片，集电结正偏时，为反向工作状态； 各个状态下的特性是什么 电感在电路中的基本作用是通直流，阻交流； 模拟电路的匹配原则：1.把需要匹配的器件相互靠近，使器件保持同一个方向，需要用虚设器件把需要匹配的包围起来，使导线上的集成参数匹配，同时每一样东西都对称，使差分逻辑布线一致，使器件宽度一致、采用尺寸较大的器件，设计时总是与你的电路设计者交流，注意临近的器件； 寄生效应：电容、电阻、电感 两种材料之间会有寄生电容，电流流过之处会有寄生电阻，高频电路导线具有寄生电感，器件本身也有寄生效应，影响电路的速度、改变频率响应特性电路的寄生； 项目启动前对工艺进行一个全面了解，对所有器件结构进行剖析。工艺完全掌握后，结合工艺对电路进行一个评估，分析电路中的所有应用有没有与工艺相冲突。根据封装要求，以及电路工程师的要求对版图的初步大模块进行定位。与电路工程师仔细沟通，把电路中所有敏感模块级敏感信号和大电流信号等特殊部位进行一个统计，以便版图设计时进行与之对应的处理。模块完成后，总体布局，布局完成后会议进行评审，确认后方可布局布线及DRC，LVS； 数字电路板图（DIC）与模拟电路版图（AIC）对比：1.目标不同，DIC倾向于优化芯片的尺寸和提高集成度；AIC倾向于优化电路的性能、匹配程度、速度和各种功能方面的问题； 2.团队工作方式不同，DIC相对独立，少许交流；AIC时刻保持交流； 3.完成进度不同：AIC 在开始版图设计时，电路设计基本完毕；AIC电路设计与版图设计同步进行； 4.规模不同，DIC可能一千万个反相器，AIC可能只有几个放大器；5：创新要求不同，DIC大部分在过去设计过，AIC电路或版图几乎从未设计过；6：约束条件不同,DIC设计规则较多，AIC几乎没什么规则；7：对电路技术理解程度的要求不同，AIC比DIC的掩膜设计者掌握更多的电路技术。 关键问题：1.这个电路是做什么用的（电路功能绝对了在版图设计时将如何让处理绝缘、匹配、布局等问题。）2.需要多大的电流（会影响器件的选择、许多金属线尺寸的选择，并在一定程度上影响你的布置方案）3.大电流路径和小电流路径在哪儿4.有哪些匹配的要求匹配分为横向匹配、纵向匹配和中心匹配。实现匹配有三个要点：需要匹配的器件彼此