一、选择题（每题2分，共18分）
1、下列关于冯?诺依曼型计算机的描述，不正确的是__C____。
A）计算机硬件系统由运算器、存储器、控制器、输入设备、输出设备五大部件组成
B）指令和数据在存储器中都是二进制码存储
C）指令存储器和数据存储器独立分设在不同的存储器
D）存储程序并按地址顺序执行是CPU自动工作的关键
2、若机器数为补码，某寄存器中的内容为BF(十六进制)，则该寄存器存储的数据真值是__B____(用十进制表示)。
A）65 B）-65 C）64 D）-64
3、下列关于存储器的描述，不正确的是__C____。
A）SRAM和DRAM都是易失性存储器
B）ROM存储器内容是预置的，固定的，无法改写
C）多模块交叉存储器主要是解决主存空间不够大的问题
D）cache存储器是为了解决CPU和主存之间在速度上不匹配的问题
4、下列关于RISC的描述中，不正确的是___C___。
A）指令条数比CISC少
B）指令长度固定，指令格式种类少，寻址方式种类少
C）在程序中出现频率占80%的指令占指令总数的20%
D）只有取数/存数指令访问存储器
5、设机器数字长为16位，一个容量为32MB的存储器，CPU按半字长寻址，其寻址范围是___C____。
A）223 B）224 C）225 D）226
6、在程序的执行过程中，cache与主存的地址映射是由__D____。
A）程序员调度的
B）操作系统管理的
C）由程序员和操作系统共同协调完成的
D）硬件自动完成的
7、下列关于指令的描述，不正确的是___A____。
A）指令周期是指CPU执行某条指令的时间
B）一个指令周期常常包含若干个CPU周期
C）一个CPU周期包含若干时钟周期
D）一条机器指令对应一个微程序，微程序是由若干条微指令序列组成
8、在多总线结构中，用于连接高速I/O设备模块的总线是___C____。
A）CPU总线 B）系统总线
C）PCI总线 D）ISA总线
9、下列关于磁盘存储器的描述，不正确的是___D____。
A）数据的写入和读出是合用一个磁头，称为读写磁头
B）磁盘控制器是主机和磁盘驱动器之间的接口
C）磁盘的道密度指沿磁盘半径方向单位长度上的磁道数
D）磁盘记录面外圈的扇区比内圈的扇区要长，因此每个扇区记录的信息也要多
二、填空题（共30分）
1、摩尔定律指的是___芯片单位面积上晶体管的数目___每18个月翻一番。（2分）
2、SRAM存储器的存储元是____触发器_____，DRAM存储器的存储元是___MOS晶体管和电容器___。（2分）
3、指令的寻址方式有___顺序___寻址方式和___跳跃___寻址方式两种。（2分）
4、假设某机器有120条指令，平均每条指令由5条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度位32bit，则控制存储器的容量最少是__15392bit__。
5、流水线技术利用的是__时间____并行性，超标量技术利用的是___空间___并行性。（2分）
6、总线的定时方式中，__异步定时_适用于快速和慢速功能模块都连接到同一总线的情况，__同步定时_适用于总线长度较短、各功能模块速度比较接近的情况。（2分）
7、总线仲裁方式有___分布式仲裁__和集中式仲裁。集中式仲裁又分为三种，分别是___链式查询方式_，__计数器定时查询方式_，和___独立请求方式__。（4分）
8、Infiniband是一个高性能的__I/O__标准，是一种基于__开关__的体系结构。(2分)
9、PCI采用的是___同步___时序协议和___集中式___仲裁策略，其基本传输机制是___猝发式传送___。（3分）
10、采用串行接口进行字符传送，假设波特率为3600波特，字符传送速率为400字符/秒，则每个字符包含___9___bit。（2分）
11、读写操作时，磁盘是恒_角速_旋转，光盘是恒_线速_旋转。（2分）
12、某磁盘存储器有20个可用盘面，每个盘面有200个磁道，每个磁道均记录18000B信息，最小磁道直径是240mm，最大磁道直径是340mm，是则该磁盘存储器的道密度为____4道/mm_，柱面数为___200_，磁盘总容量为__72000000B__。（3分）
13、某磁盘存储器转速为6000RPM，平均找道时间为12ms，数据传输率为1KB/ms，则读出磁盘上连续存放的1MB数据需要的平均时间是__1041ms__。（2分）
三、简答题（每题3分，共12分）
2、什么是程序的局部性原理？（3分）
程序总是趋向于使用最近使用过的数据和指令，包括程序的时间局部性和程序的空间局部性。
1）程序的时间局部性：指程序即将用到的信息可能就是目前正在使用的信息。
2）程序的空间局部性：指程序即将用到的信息可能与目前正在使用的信息在空间上相邻或者临近。
4、在多总线结构中有三种总线（HOST总线、PCI总线和LEGACY总线）和三种桥（北桥、南桥和PCI/LEGACY桥），请说出这三种桥分别连接的是哪些总线？（3分）北桥连接HOST总线和PCI总线，南桥连接PCI总线和PCI总线，
PCI/LEGACY桥连接PCI总线和LEGACY总线。
四、设有浮点数x=23×(+11/16)，y＝24×(-13/16)，阶码用4位（含一位符号位）补码表示，尾数用5位（含一位符号位）补码表示，求真值x/y=？要求（1）写出x，y的浮点数表示，（2）用补码加减交替法完成尾数除法运算。（7分）
（1）11/16=0.1011，故x的浮点数表示为001101011
-13/16=1.1101，故y的浮点数表示为010010011
（2）现依然用x和y表示其尾数，则x=0.1011，y=-0.1101，用补码加减交替法进行x/y 的尾数运算如下：
五、有一个2048K×16位的存储器，由若干片256K×8位的DRAM芯片构成。问：（8分）（1）需要多少片DRAM芯片？（1分）
（2）该存储器需要多少字节地址位？（2分）
（3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。（5分）
（1）需要DRAM 芯片数=2048K ×16位/(256K ×8位)=16
（2）该存储器容量为2048K ×16位=4096KB ，4096K=212
，故需要12个字节地址位(22) （3）存储器与CPU 连接的结构图
256Kx82片
256Kx82片
256Kx82片
256Kx82片
3：8译码器D 15~D 0
A 18-20
CPU
A 20-0MREQ#R/W#
D 15~D 0
D 15~D 0
D 15~D 0
D 15~D 0
A 17-0
...
六、某cache 的行数为4，采用全相联的地址映射，LRU 替换算法；假设初始时cache 为空，现主存中的块访问序列为（3，5，7，3，8，20，7，11）。（8分） （1）用示意图画出该访问序列中各块写入和换出cache 的过程。 （2）对该块访问序列而言，cache 命中率是多少？ （1）访问块写入和换出cache 的过程示意图
3333333115
5552020207
7
77778
8
8
8
c a c h e 块
访问块序列
3 5 7 3 8 20 7 11 0
123
命
中
命中
替换
替换
（2）命中次数为2，故命中率=2/8=25%
七、设某机的指令格式、有关寄存器和主存内容如下，X 为寻址方式，D 为形式地址，请在下表中填入有效地址E 及操作数的值。（7分）
OP X D=100PC=500
R基=1000
200 400 800 600
X有效地址E操作数寻址方式
立即寻址
1
直接寻址
2
间接寻址
3
相对寻址
4
变址寻址
内存100
200
600 1100请填写表中有效地址和操作数：
指令格式
答案如下：
OP X D=100PC=500
R基=1000
200 400 800 600
X有效地址E操作数寻址方式
0不需要寻址100立即寻址
1100200直接寻址
2200400间接寻址
3600800相对寻址
41100600变址寻址
内存100
200
600 1100请填写表中有效地址和操作数：
指令格式
八、下图所示为单总线CPU内部框图，其中R0～R3为通用寄存器，ALU具有加、减运算功能。完成下列问题：（10分）
1）说明图中IR,PC,AR,DR,Y,Z寄存器的作用。
2）画出加法指令SUB R1,(R2)的指令周期流程图，其中“(Ri)”表示寄存器间接寻址，指令左边的操作数为目的操作数。
答案如下：
1）IR为指令寄存器，PC为程序计数器，AR为内存地址暂存器，DR为内存数据暂存器，Y 用于暂存ALU的一个操作数，Z用于暂存ALU的运算结果。
2）SUB R1,(R2)的指令周期流程图如下：
2、当机器字长一定时，__B_____越长，浮点数表示的范围越大，精度越低。
A）阶符 B）阶码C）尾符 D）尾数
3、下列关于cache地址映射的描述，不正确的是___D___。
A）全相联映射方式中，主存的一个块可能存放到cache中任意一行
B）直接映射方式中，主存的一个块只能存放在cache的一个特定行
C）全相联映射方式的cache利用率高，直接映射方式的cache利用率低
D）组相联映射方式是全相联映射和直接映射方式的折中方案，即主存中的一个块放到cache
的哪个组是灵活的，而放到该组的哪个行是固定的。
4、CPU响应中断的时间是___C____。
A）中断源提出请求
B）取指周期结束
C）执行周期结束
D）间址周期结束
5、分支预测的目的是为了___D____。
A）提高转移指令的执行速度
B）提高每条指令的流水执行速度
C）提高程序的正确性
D）提高指令预取的成功率
6、在堆栈寻址中，设A为累加器，SP为堆栈指示器，Msp为SP指示的栈顶单元。如果进栈操作顺序是：（SP）-1→SP，（A）→Msp；那么出栈操作的顺序应是___A____。
A）（Msp）→A，（SP）+1→SP B）（SP）+1→SP，（Msp）→A
C）（SP）-1→SP，（Msp）→A D）（Msp）→A，（SP）-1→SP
7、中断处理过程中，___A____是由硬件完成。
A）关中断
B）开中断
C）保存CPU现场
D）恢复CPU现场
8、下列说法中正确的是___D____。
A）多体交叉存储器主要解决扩充容量问题。
B）Cache地址空间是主存地址空间的一部分。
C）主存都是由易失性的随机读写存储器构成的。
D）Cache的功能全部由硬件实现。
9、计算机操作的最小单位时间是___A____。
A）时钟周期
B）指令周期
C）CPU周期
D）中断周期。
二、填空题（共22分）
1、若机器数为补码，某寄存器中的内容为BF(十六进制)，则该寄存器存储的数据真值是__-65___(用十进制表示)。（2分）
2、多模块交叉存储器中，地址在模块中的安排方式有__顺序__和__交叉__两种。（2分）
3、已知cache存储周期为20ns，主存存储周期为220ns，cache/主存系统平均访问时间为60ns，则cache命中率是__80%___。（2分）
4、假设某机器有120条指令，平均每条指令由5条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度位32bit，则控制存储器的容量最少是__15392bit__。（2分）
5、流水线中存在的三种相关冲突分别是_资源相关_，_数据相关___和__控制相关__。（3分）
6、按总线仲裁电路的位置不同，总线总裁分为__集中式__仲裁和__分布式__仲裁。（2分）
7、设字长8位（含1位符号位），则原码定点小数能表示的绝对值最大负数是__-（1-2-7）__。（2分）
8、在组合逻辑控制器中，微操作控制信号由 _时序_、_状态条件_和_ 指令_ 决定。（3分）
9、已知有四位数P1P2P3P4采用偶校验，其校验位C的表达式为__P1异或 P2异或P3异或P4__。（2分）
10、在不改变中断响应优先级次序的条件下，通过__中断屏蔽__可以改变中断处理次序。（2分）
三、浮点数标准IEEE754的规格化数表示方式为(-1)s*1.m*2e-127，其中s为符号位，m为尾数，e为阶码，32位浮点数的s、e、m分别占1，8，23bit，请写出下列十进制数的IEEE754标准的32位浮点规格化数。（10分）
(1) 25/64
(2) -35/128
答：25/64=(0.00011001)2=(1.1001x2-4)2
-35/64=(-0.00100011)2=(-1.00011x2-3)2
故25/64的IEEE754标准的32位浮点规格化数为：
0,01111011,10010000000000000000000
-35/64的IEEE754标准的32位浮点规格化数为：
1,00111110,00011000000000000000000
四、已知x=0.1011，y=－0.1101，求x÷y（用补码加减交替法进行运算）。（7分，
五、设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路。要求：（15分）
1）写出主存地址空间分配，要求：8000H～87FFH为系统程序区；8800H～8BFFH为用户程序区。
2）合理选用上述存储芯片，说明各选几片？
3）详细画出存储芯片的组成框图以及CPU与存储器连接图。
答：
1）根据主存地址空间分配为
A15 ……… A0
2K×8位 1000 0000 0000 0000
1000 0111 1111 1111
1K×8位 1000 1000 0000 0000
1000 1011 1111 1111
2）选出所用芯片类型及数量
2K×8位ROM 1片
1K×4位RAM 2片
3）CPU与存储芯片的连接图如图所示：
六、某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（12分）
1）画出一地址指令格式并指出各字段的作用；
2）该指令直接寻址的最大范围（十进制表示）；
3）一次间址的寻址范围（十进制表示）；
4）相对寻址的位移量（十进制表示）。
答：
1）一地址指令格式为
OP M A
OP 操作码字段，共7位，可反映120种操作；
M 寻址方式特征字段，共3位，可反映5种寻址方式；
A 形式地址字段，共16–7–3 = 6位
2）直接寻址的最大范围为26 = 64
3）由于存储字长为16位，故一次间址的寻址范围为216 = 65536
4）相对寻址的位移量为–32～+31
一、选择题（共10分每小题 1 分）
1、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是
__D____。
A 11001011
B 11010110
C 11000001
D 11001001
2、在机器数___B___中，零的表示是唯一的。
A 原码 B补码 C 移码 D 反码
3、某机字长32位，存储容量64MB，若按字编址，它的寻址范围是____C__。
A 8M
B 16MB
C 16M
D 8MB
4、采用虚拟存储器的主要目的是____B__。
A 提高主存储器的存取速度； B扩大主存储器的存储空间，并能进行自动管理和调度；
C 提高外存储器的存取速度；
D 扩大外存储器的存储空间；
5、微程序控制器中，机器指令与微指令的关系是___B___。
A 每一条机器指令由一条微指令来执行；
B每一条机器指令由一段用微指令编成的微程序来解释执行；
C一段机器指令组成的程序可由一条微指令来执行；
D 一条微指令由若干条机器指令组成；
6、同步传输之所以比异步传输具有较高的传输频率是因为同步传输___C___。
A 不需要应答信号；
B 总线长度较短；
C用一个公共时钟信号进行同步； D 各部件存取时间较为接近；
7、计算机系统中的存储器系统是指____D__。
A RAM存储器
B ROM存储器C主存储器D cache、主存储器和外存储器
8、存储单元是指___B___。
A 存放一个二进制信息位的存储元B存放一个机器字的所有存储元集合
C存放一个字节的所有存储元集合 D 存放两个字节的所有存储元集合；
9、双端口存储器所以能高速进行读/ 写，是因为采用__B____。
A 高速芯片
B 两套相互独立的读写电路
C 流水技术
D 新型器件
10、描述流水CPU基本概念正确的句子是____D__。
A.流水CPU是以空间并行性为原理构造的处理器
B.流水CPU一定是RISC机器
C.流水CPU一定是多媒体CPU
D.流水CPU是一种非常经济而实用的时间并行技术
二、填空题（共25 分每空 1 分）
1、冯·诺依曼计算机在硬件上是由控制器、存储器、运算器、输入设备、输出设备五大部分构成。
2、IEEE754标准，一个浮点数由符号位S____、阶码E、尾数M三个域组成。其中阶码
E的值等于指数的_真值e_____加上一个固定___偏移位___。
3、根据地址格式不同，虚拟存储器分为_页式_____、_段式_____和___段页式___三种。
4、CPU从主存取出一条指令并执行该指令的时间叫做__指令周期____，它常用若干个_机器周期_来表示，而后者又包含有若干个__时钟周期____。
5、对存储器的要求是_容量大，速度快_，__成本低。为了解决这方面的矛盾，计算机采用多级存储体系结构。
6、指令系统是表征一台计算机性能的重要因素，它的格式和___功能___不仅直接影响
到机器的硬件结构而且也影响到系统软件。
7、CPU中至少有如下六类寄存器___指令___寄存器，__程序____计数器，地址______
寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。
三、简答题（共20分）
1、什么是RISC？RISC指令系统的特点是什么？（4分）
答： RISC是精简指令系统计算机，它有以下特点：
（1）选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。
（2）指令长度固定，指令格式种类少，寻址方式种类少。
（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。
（4）大部分指令在一个机器周期内完成。
（5）CPU中通用寄存器数量相当多。
（6）以硬布线控制为主，不用或少用微指令码控制。
（7）一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。
2、简述控制器的基本功能？（8分）
）答：一台电子计算机基本上可以划分为两大部分-----控制器和执行部件，控制器就是控制部件，运算器、存储器、外设对控制器来说就是执行部件。控制器具有如下四个方面的基本功能：1）指令控制，程序的顺序控制，称为指令控制。2）操作控制，管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。3）时间控制，对各种操作实施时间上的定时，称为时间控制。4）数据控制，所谓数据加工，就是对数据进行算术运算和逻辑运算处理。
3、CPU响应中断应具备哪些条件？画出中断处理过程流程图。（8分）
条件：
（1）在CPU中的中断屏蔽触发器IM必须是开放的。
(2）外设有中断请求时，中断请求触发器IR必须处于“1”状态，保持中断请求信号。（3）外设接口中中断允许触发器EI必须为“1”，这样才能把外设中断请求送至CPU。（4）当上述三个条件具备时，CPU在现行指令结束的最后一个机器周期响应中断。
四、有两个浮点数
x=2(+01)2 ?(-0.111)2 Y=2(+01)2 ?(+0.101)2 ，设阶码2位，阶
符1位，数符1位，尾数3位，用补码运算规则计算x-y 的值。（10 分） 1) 设S x 为x 的尾数，S y 为y 的尾数，则 S x =(-0.111)2 [S x ]补=1.001
S y =(+0.101)2 [S y ]补=0.101 （2分） 又设E x 为x 的阶码，E y 为y 的阶码，则 E x =(+01)2 ， [E x ]补=001
E y =(+01)2， [E y ]补=001 （2分） 2）对阶：E x -E y =(01)2，阶码相等，故不需要对阶。 3）尾数相减
[Sy]补=0.101 [-Sy]补=1.011 （2分） [S x ]补=1.001 + [S y ]补=1.011
[S x -S y ]补=10.100 （2分） 4)规格化与舍入
尾数符号位10，需要右规，尾数右移1位，最低有效位舍掉，阶码加1（右规）则， [Sx-Sy]补=1.010
[Ex]补=[Ey]补=010 （2分） 规格化结果： 010，
1.010
五、已知cache 命中率 H=0.98，主存存取时间是cache 存取时间的4倍，已知主存存
取周期为200ns，求cache/主存的效率和平均访问时间。（8 分）
解： R=Tm/Tc=4；Tc=Tm/4=50ns （2分）
E=1/[R+（1-R）H]=1/[4+（1-4）×0.98]=0.94 （3分）
Ta=Tc/E=Tc×[4-3×0.98]= 50×1.06=53ns。（3分）
六、（10 分）用512K×16位的SRAM芯片组成一个2M×32的SRAM，试问：
1）数据线几条？ 2）地址线几条？
3）共需要多少个这样的芯片？ 4）画出此存储器的组成框图.
1.数据寄存器32位（2分）
2.地址寄存器21位（2分）
3.共需要8片SRAM（2分）
存储器的组成原理如图（4分）
七、（7分）下表列出了常用寻址方式有效地址E算法，请在第2列中填写寻址方式名
称。
序号
寻址方式名
称有效地址E
算法
说明
（1）立即操作数在指令中
（2）寄存器
操作数在某个寄存器
内，指令给出寄存器号（3）直接E=D Disp为偏移量
（4）基址E=(B) B为基址寄存器
（5） 基址+偏移量
E=(B)+D （6）基址+变址+
偏移量 E=(B)+(I)+D
（7）相对
指令地址
=(PC)+D
PC 为程序计数器或当前指令指针寄存器
八、（10 分）
已知某机采用微程序控制方式，其控制存储器容量为512×48（位），微程序可在整个控制存储器中实现转移，可控制微程序转移条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：
←操作控制→ ←—————— 顺序控制 ————————→ (1) 微指令中的三个字段分别应多少位？
(2) 画出对应这种微指令格式的微程序控制器逻辑框图。
解：（1）假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件，故该字段为4位（如采用字段译码只需3位），下地址字段为9位，因此控制存储器容量为
512个单元，微命令字段是（ 48 – 4 - 9 ）= 35 位。 （3分）
（2）对应上述微指令格式的微程序控制器逻辑框图如下：其中微地址寄存器对应下地址字段，P 字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP 码，各状态条件以及判别测试字段所给的判别标志（某一位为1），转移逻辑输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。
微命令字段 判别测试字段 下地址字段
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
华侨大学2012—2013学年第一学期期末考试 《计算机组成原理》考试试卷（A卷） 学院课程名称考试日期 姓名专业学号 一、选择题（本大题共15小题，每小题2分，共30分）） 1、完整的计算机系统应包括_______。 A．CPU和主存B．外部设备和主机 C．主机和实用程序D．配套的硬件系统和软件系统 2、有些计算机将一部分软件永恒地存于只读存储器中，称之为_______。 A．硬件B．软件C．固件D．辅助存储器 3、冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是_______。 A．指令操作码的译码结果B．指令和数据的寻址方式 C．指令周期的不同阶段D．指令和数据所在的存储单元 4、浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和溢出判断等步骤。设浮点数的阶码和尾数都采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27*29/32、Y=25*5/8，则浮点加法计算X+Y的最终结果是_____。 A．00111 1100010 B．00101 0001000 C．01000 0010001 D．发生溢出 5、下列关于RISC的叙述中，错误的是_______。 A．RISC普遍采用微程序控制器 B．RISC大多数指令在一个时钟周期内完成 C．RISC的内部通用寄存器数量相对CISC多 D．RISC的指令数、寻址方式和指令格式种类相对CISC少 6、在微机中，系统日期、硬盘参数与计算机配置信息等均存储在_______。 A．Cache B．ROM C．EPROM D．CMOS 7、相对于微程序控制器，硬布线控制器的特点是_______。 A．指令执行速度慢，指令功能的修改和扩展容易 B．指令执行速度慢，指令功能的修改和扩展困难 C．指令执行速度快，指令功能的修改和扩展容易 D．指令执行速度快，指令功能的修改和扩展困难 8、下列有关RAM和ROM的叙述中，正确的是_______。 ① RAM是易失性存储器，ROM是非易失性存储器 ② RAM和ROM都是采用随机存取方式进行信息访问 ③ RAM和ROM都可用做Cache ④ RAM和ROM都需要进行刷新 A．仅①②B．仅②③C．仅①②③D．仅②③④
计算机组成原理考试试题纸（A卷） 课程：计算机组成原理及系统结构班级学号：姓名： 题号一二三四五六七八九总分题分 一、选择题（10分） 1. 冯·诺依曼（Von Neumann）机工作方式的基本特点是。 A．指令流单数据流 B．按地址访问并顺序执行指令 C．堆栈操作 D．存储器按内容选择地址 2. 若一个数的编码是10000111，它的真值为+7，则该编码是。 Ａ．原码Ｂ．反码Ｃ．补码Ｄ．移码 3. 若寄存器中存放的是数据的，则经过一次算术右移操作后， 结果相当于原来的数除以2。 Ａ．原码Ｂ．反码Ｃ．补码Ｄ．无符号数 4．采用虚拟存储器的主要目的是。 A.提高主存储器的存取速度 B. 扩大主存储器的存储空间，并能进行自动管理调度 Ｃ.提高外存储器的存取速度 Ｄ.扩大外存储器的存储空间 5．需要刷新的存储器是。 A. Cache B.ROM C.静态存储器 D.动态存储器 6．在指令格式中，采用扩展操作码设计方案的目的是。 A.保持指令字长度不变而增加寻址空间 B. 增加指令字长度 C. 保持指令字长度不变而增加指令操作的数量 D.减少指令字长度 7.操作控制器的功能是。 A. 产生时序信号 B. 从主存取出一条指令 C. 完成指令操作码译码 D. 从主存取出指令，完成指令操作码译码，并产生有关的操作控制 信号，以解释执行该指令 8.计算机中使用总线结构便于增减外设，同时。 Ａ. 减少了信息传输量Ｂ. 提高了信息传输速度 Ｃ. 减少了信息传输线的条数Ｄ. 三者均正确 9.周期挪用方式常用于______中。 A. 直接内存存取方式的输入/输出 B. 直接程序传送方式的输入/输出 C. CPU的某寄存器与存储器之间的直接程序传送 D. 程序中断方式的输入/输出 10．如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求，若要调整中断事件的响应次序，可以通过______实现。 A.中断嵌套 B.中断向量 c.中断响应 D.中断屏蔽 二．填空题（20分） 1. 计算机系统结构的发展和演变看,早期的计算机是以为中心 的系统结构,而近代的计算机是以为中心的系统结构。 2. 在浮点加法运算中，主要的操作内容及步骤是、、。 3. 在多级存储体系中,Cache存储器的主要功能是，虚拟 存储器的主要功能是。 4. 确定计算机指令系统应满足的基本要求是、和。 5. 集中式总线控制可分为、和三种，其中 响应时间最快，对电路的故障最敏感。 6.计算机系统中，CPU对外设的管理方式有：______方式、______方式、____ _方式、__ ___方式、___ __方式五种。
《计算机组成原理》试卷一 一．选择题（每小题1分，共20分） 1. 我国在______年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于 ______年完成。b5E2RGbCAP A. 1946，1958 B. 1950，1968 C. 1958，1961 D. 1959，1965 2. 目前大多数集成电路生产中，所采用的基本材料为______。 A. 单晶硅 B. 非晶硅 C. 锑化钼 D. 硫化镉 3. 下列数中最大的数是______。 A. （100110001）2 B. （227）8 C. （98）16 D. （152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 用32位字长（其中1位符号位）表示定点小数时，所能表示的数值范围是______。 A. 0≤│N|≤1-2-32 B. 0≤│N|≤1-2-31p1EanqFDPw C. 0≤│N|≤1-2-30 D. 0≤│N|≤1-2-29DXDiTa9E3d 6. 定点运算器用来进行______。 A. 十进制数加法运算 B. 定点数运算 C. 浮点数运算 D. 即进行定点数运算也进行浮点数运算 7. 某SRAM芯片，其存储容量为64ⅹ16位，该芯片的地址线和数据线数目为______。 A. 64，16 B. 16，64 C. 64，8 D. 16，6RTCrpUDGiT 8. 闪速存储器称为______。 A. 光盘 B. 固态盘 C. 硬盘 D. 软盘 9. 二地址指令中，操作数的物理位置不可安排在______。 A. 栈顶和次栈顶 B. 两个主存单元 C. 一个主存和一个寄存器 D. 两个寄存器 10. 堆栈寻址方式中，设A为累加寄存器，SP为堆栈指示器，Msp为SP 指示器的栈顶单元，如果操作的动作是：（A）→Msp，（SP）－1→SP，那么出栈操作的动作为： A. （Msp）→A，（SP）+1→SP B. （SP）+1→SP，（Msp）→A C. （SP）－1→SP，（Msp）→A D. （Msp）→A，（SP）－1→SP 11. 中央处理器（CPU）是指______。 A. 运算器 B. 控制器 C. 运算器. 控制器和cache D. 运算器、控制器和主存储器 12. 指令寄存器的作用是______。 A. 保存当前指令的地址 B. 保存当前正在执行的指令 C. 保存下一条指令 D. 保存上一条指令 13. 下面描述的RISC机器基本概念中正确的表达是______。 A. RISC机器不一定是流水CPU B. RISC机器一定是流水CPU C. RISC机器有复杂的指令系统
湖南师范大学2012—2013学年第一学期信息与计算科学专业2011年级期末/ 补考/重修课程 计算机组成原理考核试题 出卷人：毛禄广 课程代码：考核方式: 考试时量：分钟试卷类型：A/B/C/D 一、单选题（30分，每题2分） 1. 算术逻辑单元的简称为（）B A、CPU。 B、ALU。 C、CU。 D、MAR。 2. EPROM是指（）D A.读写存储器 B.只读存储器 C.闪速存储器 D.可擦除可编程只读存储器 3. 异步通信的应答方式不包括（）D A、不互锁 B、半互锁 C、全互锁 D、以上都不包括 4. 三种集中式总线仲裁中，______方式对电路故障最敏感。A A、链式查询 B. 计数器定时查询 C. 独立请求D、以上都不正确 5. 下面说法正确的是：（）B A、存储系统层次结构主要体现在缓存-主存层次上； B、缓存-主存层次主要解决CPU和主存速度不匹配的问题； C、主存和缓存之间的数据调动对程序员也是不透明的； D、主存和辅存之间的数据调动由硬件单独完成。 6. 动态RAM的刷新不包括( ) D A、集中刷新 B、分散刷新 C、异步刷新 D、同步刷新 7. 关于程序查询方式、中断方式、DMA方式说法错误的是（）D A、程序查询方式使CPU和I/O设备处于串行工作状态，CPU工作效率不高； B、中断方式进一步提高了CPU的工作效率； C、三者中DMA方式中CPU的工作效率最高； D、以上都不正确。 第 1 页共5 页 8. 发生中断请求的条件不包括（）D A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 9. DMA的数据传送过程不包括（）A A、初始化 B、预处理 C、数据传送 D、后处理 10. 下列数中最大的数为（）B A.（10010101）2 B.（227）8 C.（96）8 D.（143）5 11. 设32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示的最大规．格化正数为（）B A +（2 – 2-23）×2+127B．[1+（1 – 2-23）]×2+127 C．+（2 – 223）×2+255D．2+127 -223 12. 定点运算中，现代计算机都采用_______做加减法运算。（）B A、原码 B、补码 C、反码 D、移码 13._________中乘积的符号位在运算过程中自然形成。（）C A、原码一位乘 B、原码两位乘 C、补码一位乘 D、以上都不是 14.设x为真值，x*为绝对值，则[-x*]补=[-x]补能否成立（）C A、一定成立 B、不一定成立 C、不能成立 D、以上都不正确 15. 最少可以用几位二进制数即可表示任一5位长的十进制整数。（）A A、17 B、16 C、15 D、18 二、填空题（共10分，每题1分） 1.总线控制分为判优控制和________。（通信控制） 2.总线通信常用四种方式________、异步通信、半同步通信、分离式通信。（同步通信） 3.按在计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、_________。（缓冲存 储器） 4.随机存取存储器按其存储信息的原理不同，可分为静态RAM和__________。（动态RAM） 5.I/O设备与主机交换信息的五种控制方式是程序查询方式、中断方式和、_________、I/O通道方 式和I/O处理机方式。（DMA方式） 6.程序查询方式中为了完成查询需要执行的三条指令分别为测试指令、________、转移指令。（传 送指令） 7.浮点数由阶码和________两部分组成。（尾数） 8.二进制数-0.1101的补码为__________。（10011） 9._______是补码一位乘中乘数符号为负时的方法。（校正法）
试卷A 一．选择题（每小题1分，共10分） 1．用于科学计算的计算机中，标志系统性能的主要参数是__________。 A 主时钟频率 B 主存容量 C MFLOPS D MIPS 2．在规格化浮点数表示中，保持其它方面不变，将阶码部分的移码表示改为 补码表示，将会使数的表示范围__________。 A 增大B减少 C 不变 D 以上三种都不对 3．两补码数相加，采用1位符号位，当__________时，表示结果溢出。 A 符号位有进位 B 符号位进位和最高数位进位异或结果为0 C 符号位为1 D 符号位进位和最高数位进位异或结果为1 4．若动态RAM每毫秒必须刷新100次，每次刷新需100ns，一个存储周期 需要200ns，则刷新占存储器总操作时间的百分比是____________. A 0.5% B 1.5% C 1% D 2% 5．在计算机系统中，表征系统运行状态的部件是____________. A 程序计数器 B 累加寄存器 C 中断寄存器 D 程序状态字 6．具有自同步能力的记录方式是___。 A NRZ B NRZ1 C FM D RZ 7．冯〃诺依曼（V on Neumann）机工作方式的基本特点是。 A 多指令流单数据流 B 按地址访问并顺序执行指令 C 堆栈操作 D 存储器按内容选择地址 8．磁盘是一种以方式存取数据的存储设备。 A 随机存取 B 顺序存取 C 直接存取 D 只读存取 9．掉电后所存信息不会丢失的是。 A SRAM B DRAM C VRAM D EPROM 10．加法器采用先行进位的目的是。 A 提高加法器速度 B 简化加法器设计 C 优化加法器结构 D 增强加法器功能 二、填空题（每空1分，共20分） 1．在可变长度的指令系统的设计中，到底用何种扩展方法有一个重要的原则，就是的指令应分配短的操作码。 2．计算机中的数据可分为和两大类。 3. RISC指令系统的最大的特点是：固定，
计算机组成原理试题6 一、选择题（共5分，每题1分） 1．某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是______。 A．-127 ～127； B．-128 ～+128； C．-128 ～+127； D．-128 ～+128。 2．在______的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O 指令。 A．单总线； B．双总线； C．三总线； D．以上三种总线。 3．某计算机字长是32位，它的存储容量是64KB．按字编址，它的寻址范围是______。 A．16KB； B．16K； C．32K； D．32KB。 4．中断向量可提供______。 A．被选中设备的地址； B．传送数据的起始地址； C．中断服务程序入口地址； D．主程序的断点地址。 5．Cache的地址映象中比较多的采用“按内容寻址”的相联存储器来实现。 A．直接映象； B．全相联映象； C．组相联映象； D．以上都有。 6．总线的异步通信方式______。 A．不采用时钟信号，只采用握手信号； B．既采用时钟信号，又采用握手信号； C．既不采用时钟信号，又不采用握手信号； D．采用时钟信号，不采用握手信号。 7．在磁盘存储器中，查找时间是______。 A．使磁头移动到要找的柱面上所需的时间； B．在磁道上找到要找的扇区所需的时间； C．在扇区中找到要找的数据所需的时间。 D．以上都不对。 8．在控制器的控制信号中，相容的信号是______的信号。 A．可以相互替代； B．可以相继出现； C．可以同时出现；
D．不可以同时出现。 9．计算机操作的最小单位时间是______。 A．时钟周期； B．指令周期； C．CPU周期； D．执行周期。 10．CPU不包括______。 A．地址寄存器； B．指令寄存器IR； C．地址译码器； D．通用寄存器。 11．寻址便于处理数组问题。 A．间接寻址； B．变址寻址； C．相对寻址； D．立即寻址。 12．设寄存器内容为10000000，若它等于0，则为______。 A．原码； B．补码； C．反码； D．移码。 13．若一个8比特组成的字符至少需10个比特来传送，这是______传送方式。 A．同步； B．异步； C．并联； D．混合。 14．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是。（存储器4） A．8MB； B．2M； C．4M； D．16M。 15．寻址对于实现程序浮动提供了较好的支持。 A．间接寻址； B．变址寻址； C．相对寻址； D．直接寻址。 16．超标量技术是______。 A．缩短原来流水线的处理器周期； B．在每个时钟周期内同时并发多条指令； C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令； D．以上都不对。 17．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于______。 A．同步控制；
计算机组成原理试题及答案 一、填空（12分） 1.某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码 和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。 2.变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提 供，指令提供；而在变址寻址中，变址寄存器提供，指令提供。 3.影响流水线性能的因素主要反映在和 两个方面。 4.设机器数字长为16位（含1位符号位）。若1次移位需10ns，一次加 法需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。 5.CPU从主存取出一条指令并执行该指令的时间 叫，它通常包含若干个，而后者又包含若干个。组成多级时序系统。 二、名词解释(8分) 1.微程序控制 2.存储器带宽 3.RISC 4.中断隐指令及功能
三、简答（18分） 1. 完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。 2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。 (1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。 (2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。 3. 某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。
4. 某机主存容量为4M ×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。 （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围； （3）一次间址的寻址范围； （4）相对寻址的寻址范围。 四、（6分） 设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则 计算 [25169?] + [24)16 11 (-?] 五、画出DMA 方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（8分）
1.数字电子计算机的主要特点是存储容量大、（运算速度快），（运算精度高）。 2.计算机各组成部件相互连接方式，从早期的以（存储器）为中心，发展到现在以（运算器）为中心。 3.指令寄存器寄存的是（C ） A、下一条要执行的指令 B、已执行完了的指令 C 、正在执行的指令D、要转移的指令 4.衡量计算机的性能指标主要有哪些（答主要的三项指标），并说明为什么？ 解：衡量计算机性能的指标主要有：计算速度、存储容量和通讯带宽等，计算机速度是反映CPU性能，也是反映计算机能力的主要指标之一。存储容量反映出计算机可以处理的数据量空间的大小。带宽反映出计算机处理信息的通讯能力。 5,决定指令执行顺序的寄存器是（PC）,而记录指令执行结果的状态的寄存器是（状态字寄存器） 6.最早提出“存储程序程序”概念的是（A ） A、Babbage B、V.Neumann C、Pascal D、Bell 7.如何理解计算机组成和计算机体系结构？ 8.第一台电子计算机（ENIAC）是于1946年交付使用。 9.单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另一个采用（隐含）寻址方法。 10.假定指令系统有m条指令，指令操作码的位数为N位，则N至少应当等于（）。 11.用n+1位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0﹤﹦N ）；用n+1位字长（含一位符号位）表示原码定点小数时，所能表示的数值范围是（） 1. CPU包括（）两部分。 A、ALU和累加器 B、ALU和控制器 C、运算器和控制器 D、ALU和主存储器 C 2. 计算机运算速度的单位是（）。 A、MTBF B、MIPS C、MHZ D、MB B 3. 若十六进数微AC.B，则其十进制数为（）。 A、254.54 B、2763 C、172.6875 D、172.625 C 4. 若十进制数据为137.5则其八进制数为（）。 A、89.8 B、211.4 C、211.5 D、1011111.101
《计算机组成原理》试卷A 一、单项选择题(本大题共15小题，每小题1分，共15分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在题后的括号内。 1.若十进制数为13 2.75，则相应的十六进制数为( )。 A.21.3 B.84.c C.24.6 D.84.6 =( )。 2.若x=1011,则[x] 补 A.01011 B.1011 C.0101 D.10101 3.某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为( )。 A.2-9 B.2-8 C.1-2-7 D.2-7 4.设某浮点数共12位。其中阶码含1位阶符共4位，以2为底，初码表示；尾数含1位数符共8位，补码表示，规格化。则该浮点数所能表示的最大正数是( )。 A.27 B.28 C.28-1 D.27-1 5.原码乘法是指( ) A.用原码表示乘数与被乘数，直接相乘 B.取操作数绝对值相乘，符号位单独处理 C.符号位连同绝对值一起相乘 D.取操作数绝对值相乘，乘积符号与乘数符号相同 6.一般来讲，直接映象常用在( ) A.小容量高速Cache B.大容量高速Cache C.小容量低速Cache D.大容量低速Cache 7.下列存储器中，( )速度最快。 A.硬盘 B.光盘 C.磁带 D.半导体存储器 8.采用直接寻址方式，则操作数在( )中。
A.主存 B.寄存器 C.直接存取存储器 D.光盘 9.零地址指令的操作数一般隐含在( )中。 A.磁盘 B.磁带 C.寄存器 D.光盘 10.微程序存放在( ) A.主存中 B.堆栈中 C.只读存储器中 D.磁盘中 11.在微程序控制方式中，机器指令和微指令的关系是( )。 A.每一条机器指令由一条微指令来解释执行 B.每一条机器指令由一段(或一个)微程序来解释执行 C.一段机器指令组成的工作程序可由一条微指令来解释执行 D.一条微指令由若干条机器指令组成 12.异步传送方式常用于( )中，作为主要控制方式。 A.微型机的CPU内部控制 B.硬连线控制器 C.微程序控制器 D.串行I/O总线 13.串行总线主要用于( )。 A.连接主机与外围设备 B.连接主存与CPU C.连接运算器与控制器 D.连接CPU内部各部件 14.在常用磁盘中，( )。 A.外圈磁道容量大于内圈磁道容量 B.各道容量不等 C.各磁道容量相同 D.内圈磁道容量大于外圈磁道容量 15.在下列存储器中，( )可以作为主存储器。 A.半导体存储器 B.硬盘 C.光盘 D.磁带 二、改错题(本大题共5小题，每小题2分，共10分)针对各小题的题意，改正其结论中的错误，或补充其不足。 1.在计算机中，各指令周期的时间长度是相同的。 2.CPU只是计算机的控制器。 3.按时序控制方式分，总线可分为串行总线和并行总线。 4.显示适配器中的显示缓冲存储器用于存放显示器将要向CPU输入的信息。 5.对外设统一编址是指给每个外设设置一个地址码。
计算机组成原理试题5 一、选择题（共5分，每题1分） 1．设寄存器内容为80H，若它对应的真值是– 127，则该机器数是 A．原码； B．补码； C．反码； D．移码。 2．下列叙述中是正确的。 A．程序中断方式中有中断请求，DMA方式中没有中断请求； B．程序中断方式和DMA方式中实现数据传送都需中断请求； C．程序中断方式和DMA方式中都有中断请求，但目的不同； D．DMA要等到指令周期结束时才进行周期窃取。 3．设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是。 A．224； B．223； C．222； D．221。 4．在中断接口电路中，向量地址可通过送至CPU。 A．地址线； B．数据线； C．控制线； D．状态线。 5．在程序的执行过程中，Cache与主存的地址映象是由。 A．程序员调度的； B．操作系统管理的； C．由程序员和操作系统共同协调完成的； D．硬件自动完成的。 6．总线复用方式可以______。 A．提高总线的传输带宽； B．增加总线的功能； C．减少总线中信号线的数量； D．提高CUP利用率。 7．下列说法中正确的是。 A．Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分； B．主存储器只由易失性的随机读写存储器构成； C．单体多字存储器主要解决访存速度的问题； D．Cache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。 8．在采用增量计数器法的微指令中，下一条微指令的地址______。 A．在当前的微指令中； B．在微指令地址计数器中； C．在程序计数器； D．在CPU中。 9．由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由______来确定。 A．指令周期； B．存取周期； C．间址周期； D．执行周期。
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。
华东交通大学2014—2015学年第二学期考试卷 试卷编号： （ A ）卷 计算机组成原理 课程 课程类别：必√、限、任 闭卷（ ）、开卷(范围)（√）：仅限上课教材考试日期：2015-6-25 考生注意事项：1、本试卷共 页，总分100分，考试时间120分钟。 2、考试结束后，考生不得将试卷、答题纸和草稿纸带出考场。 一、填空题（每空1分，共20分）。 1、外部设备包括_______、_______和_______，又叫外围设备。 2、系统软件主要包括_______、_______和________。 3、4位二进制数可表示______种代码，8位二进制数可表示_______种代码。 4、浮点数运算可由_______运算和_______来实现。 5、一条指令包括_______和_______两个部分，它们都是采用_______表示的。 6、主机对主存的主要要求是_______、_______和________、_______。 7、控制器的三个功能是决定_______，给出_______，处理_______。 二、选择题（每题2分，共30分） 1、已知：[X]补=，[Y]补=01001010，则[X-Y]补=______。 A. B. C. D.溢出 2、在用________表示的机器中，零的表示是唯一的。 A.原码 B.反码 C.补码 D.阶码 存储器的内容应与主存储器的相应单元的内容_______。
A.保持一致 B.可以不一致 C.无关 4、在总线中地址总线的功能是_______。 A.用于选择存储器单元 B.用于选择存储器单元和各个通用寄存器 C. 用于选择进行信息传输的设备 D.用于选择指定存储器单元和选择I/O设备接口电路的地址 5、现代计算机的处理对象是________。 A.二进制数 B. 文字 C. 十进制数 D.电压、电流 6、计算机中数据处理中心是________。 A.主机 B.运算器 C. 控制器 O系统 7、中断向量地址是_______。 A.子程序的入口地址 B.中断服务子程序的入口地址 C.中断服务子程序入口地址指示器 D. 外设程序入口地址 8、计算机存储器用来存放被运算的数据和程序，如果读出一个存储单元的内容后，该单元的内容________。 A.清零 B.保持不变 C.被取走 D. 不定 9、CPU中通过寄存器的位数决定________。 A.指令长度 B.数的精度 C.机器字长 D.主存储量 10、下列哪种指令不属于程序控制指令。 A. 无条件转移指令 B. 条件转移指令 C. 中断隐指令 D. 转移指令 11、计算机的中央处理器是指_________。 A. 主机 B. 运算器 C. CPU D. 控制器 12、计算机可以运行用各种高级程序语言设计编写的程序，但都必须经过变换成最终计算机能够辨别的，才能执行。 A.二进制机器语言 B.汇编语言 C.中间语言 D.操作系统语言
一、选择题 1.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字，采用2的补码表示时，一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同
6.寄存器间接寻址方式中，操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中，机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的 时间较长，因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间 d)主存中读取一个数据字的平均时间 10.程序控制类指令的功能是______。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送
13计算机一班赵宇 20130610040109
三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．以上都不对。 6．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K；B．64K；C．64KB；D．128KB。 7．某一RAM芯片，其容量为512K×8位，除电源和接地端外，该芯片引出线的最少数目是______。 A．21；B．17；C．19；D．20。 8．指令寄存器的位数取决于______。 A．存储器的容量；B．指令字长；C．机器字长；D．存储字长。9．CPU中的译码器主要用于____ 。 A．地址译码；B．指令译码；C．选择多路数据至ALU；D．数据译码。 10．直接寻址的无条件转移指令功能是将指令中的地址码送入______。 A．PC； B．地址寄存器；C．累加器；D．ALU。 11．堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元，如果进栈操作的动作顺序是(SP – 1) → SP，(A) → MSP，那么出栈操作的动作顺序应为_____。 A．(MSP) → A，(SP) + 1 → SP；B．(SP) + l → SP，(MSP) → A；C．(SP) – 1 → SP，(MSP) → A；D．以上都不对。 12．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。13．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址；C．变址寄存器内容加上形式地址； D．以上都不对。
本科生期末试卷（五） 一、选择题（每小题1分，共15分） 1某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数位（ B ）。 A +(263-1) B +(264-1) C -(263-1) D -(264-1) 2请从下面浮点运算器中的描述中选出两个描述正确的句子（）。 A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。 B 阶码部件可实现加，减，乘，除四种运算。 C 阶码部件只进行阶码相加，相减和比较操作。 D 尾数部件只进行乘法和除法运算。 3存储单元是指（ B ）。 A 存放1个二进制信息位的存储元 B 存放1个机器字的所有存储元集合 C 存放1个字节的所有存储元集合 D 存放2个字节的所有存储元集合 4某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（）。 A 0—1M B 0—512KB C 0—56K D 0—256KB 5用于对某个寄存器中操作数的寻址方式为（ D ）。 A 直接 B 间接 C 寄存器直接 D 寄存器间接 6程序控制类的指令功能是（ D ）。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU和I/O设备之间的数据传送
D 改变程序执行的顺序 7指令周期是指（ C ）。 A CPU从主存取出一条指令的时间 B CPU执行一条指令的时间 C CPU从主存取出一条指令加上执行一条指令的时间 D 时钟周期时间 8描述当代流行总线结构中基本概念不正确的句子是（）。 A 当代流行的总线不是标准总线 B 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连 C 系统中允许有一个这样的CPU模块 9 CRT的颜色为256色，则刷新存储器每个单元的字长是（）。 A 256位 B 16位 C 8位 D 7位 10发生中断请求的条件是（ C ）。 A 一条指令执行结束 B 一次I/O操作结束 C 机器内部发生故障 D 一次DMA操作结束 11中断向量地址是（ B ）。 A 子程序入口地址 B 中断服务程序入口地址 C 中断服务程序入口地址指示器 D 例行程序入口地址 12 IEEE1394所以能实现数据传送的实时性，是因为（）。 A 除异步传送外，还提供同步传送方式
考试科目名称 计算机组织与系统结构 （A卷）2008——2009学年第 2 学期 教师 袁春风/窦万春考试方式：闭卷系（专业） 计算机科学与技术年级 2007班级 学号 姓名 成绩 题号一二三四五六 分数 一、填空题（本大题共10小题，每空1分，共20分） 得分 1. 在计算机系统层次结构中，指令集体系结构（或ISA，或指令系统）处于硬件和软件交界面， 硬件所有功能由它集中体现，软件通过它在硬件上执行。 2. 任何高级语言源程序或汇编语言源程序都必须翻译成机器代码才能在硬件上执行。完成这种翻译转 换任务的程序有汇编程序、解释程序（或解释器）和编译程序（或编译器）三类。 3. 响应时间和吞吐率（或带宽，或数据传输率）是衡量一个计算机系统好坏的两个基本性 能。不同应用场合，用户关心的性能不同。例如，对于银行、证券等事务处理系统来说，事务处理用户主要关心的是响应时间。 4. 一个变量在计算机内部用0或1编码表示的数被称为机器数，变量真正的值被称为真值。 5. 假定某变量x存放在寄存器R1中为1111 1111 1111 1111 1111 1011 1100 0000B，则变量x在屏 幕上用16进制显示为0x FFFFFBC0 。若x的类型为int，则x的值为 -1088； 对R1进行算术左移4位后的值在屏幕上显示为0x FFFFBC00 ；对R1算术右移4位后为0x FFFFFFBC ；对R1逻辑右移4位后为0x 0FFFFFBC 。 6. 与硬连线路控制器相比，微程序控制器的缺点是速度慢。 7. 假定某计算机采用小端方式，按字节编址。若某变量x的主存地址为00001000H，其数据类型为float， 已知x=-1.5，则主存地址00001000H和00001003H中存放的内容分别是00 H和BF H。 8. 可以用一个特殊的Cache来记录最近使用页的页表项，因为页表项主要用于地址转换，所以把这种 特殊的Cache称为转换后援缓冲器，简称TLB （或快表）。 9. 当处理器发现有未被屏蔽的中断请求发生时，通常通过执行一个“中断隐指令”进行中断响应。在 中断响应过程中，完成三个任务，它们是关中断（或清除中断允许标志）、保存断点（及机器状态）、将中断服务程序首地址送PC。 10. 现代计算机的主存大多采用字节编址方式。所以，假定一个分页虚拟存储器系统的虚拟地址位数为 48位，则虚拟（逻辑）地址空间大小应为256TB。若页面大小为512KB，则一个程序最多可以有512M （或229）个页面。