基于FPGA的数字移相信号发生器设计
Design of Digital Phase Shift Generator Based on FPGA
(1．攀枝花学院;2．西南交通大学;3．电子科技大学)郝小江1,2 ,伍刚1,周玉荣3
Hao, Xiaojiang Wu, Gang Zhou, Yurong 摘要：本文介绍基于FPGA和DDFS技术，应用Altera公司的FPGA开发工具DSP Builder设计数字移相信号发生器，该数字移相信号发生器的频率、相位、幅度均可预置，分辨率高，精确可调。且可分别用作两路独立的信号发生器使用。
关键词：FPGA;DSP Builder;直接数字频率合成;数字移相
中图分类号：TP311 文献标识码：A
Abstract: This paper introduced the Technology of the FPGA and DDFS. The Digital Phase Shift Generator(DPSSG) is designed based on the DSP Builder of FPGA development Kit of Altera Company. The frequency, the phase and the amplitude of the DPSSG can be preconcerted, it has a high resolution and is adjusted flexibly. At the same time, It can generate two sine wave respectively.
Keywords: FPGA;DSP Builder;Direct Digital Frequency Synthesis(DDFS); Digital Phase Shifting
1 引言
在测量与仪器仪表领域，经常需要数字移相信号发生器，即存在相位差的两路同频信号，它目前已经广泛用于船舶、航空、检测等各行各业。通常采用移相网络来实现，如阻容移相、变压器移相等，采用这些方法输出波形受输入波形影响大，移相操作不方便，移相角度受信号频率和所接负载等因素影响。采用直接数字频率合成技术设计数字移相信号发生器，能得到频率及相位精确可调的信号且实现方便，并能实现幅度的可调。本文采用基于FPGA和DDFS技术，利用DSP Builder设计数字移相信号发生器，输出两路频率相同、相位差精确可调的正弦信号，并且频率及相位能够快速切换。避免用VHDL语言设计数字移相信号的复杂性，且比传统用单片机实现数字移相信号发生器更简单和快捷。
FPGA是20世纪90年代发展起来的大规模可编程逻辑器件，随着EDA技术和微电子技术的进步，FPGA的时钟延迟可达到纳秒级，结合其并行工作方式，在超高速、实时测控方面有非常广阔的应用前景，并且FPGA具有高集成度、高可靠性，几乎可将整个设计系统下载于同一芯片中，实现片上系统（SOC）。
2 数字移相原理
直接数字频率合成器(Direct Digital Frequency Synthesis-DDFS)，是一种新型的频率合成技术，基本原理是用全数字技术，从相位概念直接合成波形。具有较高的频率分辨率，可以实现快速的频率切换，并且在频率改变时能够保持相位的连续，很容易实现频率、相位及幅度的数控调制。随着技术和器件水平的提高，直接数字频率合成技术得到了飞速的发展，在通信、雷达系统及仪器仪表等多个领域得到了广泛的应用。
DDFS以数控的方式产生频率、相位和幅度可以控制的正弦波，DDFS的基本结构主要由相位累加器、相位调制器、正弦ROM查找表和D/A构成，相位累加器是整个DDFS核心，完成相位累加运算。相位累加器、相位调制器、正弦ROM查找表是DDFS结构中的数字部分，由于具有数控频率合成的功能，又合称为NCO(Numerically Controlled Oscillators)。
所谓移相是指两路同频的信号，以其中的一路为参考，另一路相对于该参考作超前或滞后的移动，即称为是相位的移动。两路信号的相位不同，便存在相位差，简称相差。假定要
实现1KHz 正弦信号的移相，在ROM 中存储一个正弦周期32点数据，移相角度变化范围为02π～，其移相分辨率为2/32/16ππ=，计数器的时钟频率clk f 就为32KHz ，这种方式移相器的移相精度较高且移相控制方便，移相知名度变化范围可达02π～。如果输出信号的频率为ω，相位分辨率为2/n π，要求计数器及DAC 的工作频率为22n clk f ωπ=，n 越大在ROM 中存储的数据点越多，正弦信号的失真就越小，移相的分辨率越高，但计数器及数模转换器的工作频率clk f 就越高。
直接数字频率合成(DDFS)移相原理是：先将正弦波信号数字化，并形成一张数据表存入两片ROM 芯片中，此后可通过两片D ／A 转换芯片在计数器的控制下连续地循环输出该数据表，就可获得两路正弦波信号。当两片D ／A 转换芯片所获得的数据序列完全相同时，则转换所得到的两路正弦波信号无相位差称为同相。当两片D ／A 转换芯片所获得的数据序列不同时，则转换所得到的两路正弦波信号就存在着相位差。相位差的值与数据表中数据的总个数及数据地址的偏移量有关。这种处理方式的实质是将数据地址的偏移量映射为信号间的相位值。数据的偏差可以通过外部微处理器来获得相应的数字量输入，这个数值对应着正弦信号的移相角度。
数字移相信号发生器的核心是DDFS ，相位累加器输出与相位增量相加，相加后的结果形成正弦查询表地址，取出表中与该相位对应的单元中的幅度量化正弦函数值，经高速D/A 转换器输出模拟信号。两路信号的相位差用相位字来控制，只要相位字不同，就可得到两路不同相位的移相信号。一张数据表格由1024个数据点组成，存储了一个周期的正弦波，相位差的分辨率为：
010220.351562522
D p ππ=
== 具有很高的相位分辨率。
3 数字移相信号发生器设计 DSP Builder 是Altera 公司推出的一个面向DSP 开发的系统级(或算法级)设计工具，它架构在多个软件工具之上，并把系统级和RTL 级两个设计领域的设计工具连接起来，最大程度地发挥了两种工具的优势。DSP Builder 依赖于MathWorks 公司的数学分析工具Matlab/Simulink ，以Simulink 的Blockset 出现，可以在Simulink 中进行图形化设计和仿真； 同时又通过SignalCompiler 可以把Matlab/Simulink 的设计文件(.mdl)转成相应的硬件描述语言VHDL 设计文件(.vhd)，以及用于控制综合与编译的TCL 脚本。而对后者的处理可以由FPGA/CPLD 开发工具Quartus II 来完成。DSP Builder 允许系统、算法和硬件设计去共享一个通用的开发平台。
由DSP Builder 设计数字移相信号发生器，图1为其模型图，图中电路模块全部采用无符号整数数据类型，Add1和Add2不选择Pipline ，正弦查找表模块LUT 的计算式为：511*SIN （[0：2*pi/(2^10):2*pi]）+512。图中给出了频率字为23，相位字为50的输出波形图，改变相位字可得到不同的两路波形，其相位发生改变，便可得到移相信号。
图1 数字移相信号发生器设计模型
Simulink仿真参数设置为Stop time 为1000，Type为Fixed-step，步进为1e-3。运行仿真结果如图2所示输出波形。由仿真结果分析知其频率能够受频率控制字的控制，其相位也能够受相位控制字的控制。仿真正确后，用SingalCompiler工具将此模型转换成VHDL语言源程序。经过分析转换后的VHDL程序并将其转换为ATOM netlist，最后编译ATOM netlist，至此建模完成。
图2 数字移相信号发生器输出波形
在simulink中进行的仿真是属于系统验证性质的，是对mdl文件进行仿真，并没有对生成的VHDL代码进行仿真，生成VHDL描述的是RTL级的，是针对具体的硬件结构的，需要对生成的VHDL代码进行功能仿真。ModelSim是基本单内核的Verrlog/VHDL混合仿真器，是Mentor Graphics的子公司Model Technology的产品。
打开ModelSim进行RTL级仿真，执行tcl脚本文件，得到如图3所示的功能仿真图。
图3 ModelSim功能仿真结果
ModelSim完成的RTL级仿真只是功能仿真，其仿真结果并不能精确反映电路的全部硬件特性，进行门级的时序仿真仍然十分重要。在QuartusII下打开项目文件，设置器件为EP1C6Q240C8，编译后进行时序仿真，其门级时序仿真波形如图4所示。
图4 Quartus II仿真波形(门级时序仿真)
由图可以看出，其输出波形为两路正弦波数据，与图3相比较，其功能仿真与时序仿真结果一致。最后锁定引脚，把.sof文件下载到目标器件，两路正弦信号接入示波器，可以看到随相位字输入的改变而改变的李萨如图形，即两路移相正弦信号。
4 结束语
本设计基于FPGA的数字移相信号发生器，充分利用Altera公司的FPGA开发DSP Builder 的建模方便快捷，提高开发效率，缩短研发周期，而且系统的调试方便，容易修改。结果表明该数字移相信号频率及相位可灵活调整，具有较高的频率分辨率，能够实现频率及相位的快速切换，实现用户需要的数字移相信号发生器设计。如要改变输出波形的步进精度，由数字移相信号发生器设计模型中，只需将频率控制字、相位控制字的宽度改变即可，如要增加幅度控制，只需要在模型中用乘法器控制输出幅度即可实现。因此采用基于FPGA的DSP Builder设计数字移相信号发生器简单快捷且方便可调。实验表明系统产生的波形稳定，抗干扰能力强，频率、相位和幅度调节方便，精度高，有一定的开发及生产价值。本文作者创新点：采用DSP Builder模块实现数字移相信号，避免VHDL编程的复杂性，而且又便于修改和扩充其功能，达到需要的数字移相信号。
参考文献
[1]赖昭胜，管立新．基于Dsp Builder的DDS实现及其应用［J］．微计算机信息，2006，11-2：186-188
[2]李志鹏，郭勇，沈军．基于DDS技术实现信号发生器［J］．微计算机信息，2007，19-2：175-177
[3]任旭虎，梁锴，宋玉章．低频数字式移相信号发生器的设计[J]．仪表技术与传感器，2004．7
[4]潘松，黄继业，王国栋．现代DSP技术[M]．西安：西安电子科技大学出版社，2004．5
[5]赵兴亮，阮炳涛，孟昕等．一种数字式移相信号发生器的设计与实现[J]．自动化仪表，2007．2
[6]任美辉，孔祥军，梁原华．自调节精密900移相器[J] ．电测与仪表，2004．8
[7]王艳林，李东，刘桂礼．相位可调的双通道信号发生器的设计[J] ．自动化与仪器仪表，2004．8
[8]周英平，刘祖望，王荣博．新型数字移相器的设计[J] ．计算机工程与设计，2006．6
[9]Altera Corporation．Altera Digital Library．Altera，2002
作者简介：郝小江(1973—)，男，汉族，攀枝花学院电气信息工程学院，实验师，西南交通大学在读硕士，研究方向微计算机、信号处理；伍刚（1963—），男，攀枝花学院电气信息工程学院教授；周玉荣（1968—），男，电子科技大学生命科学与技术学院博士，副教授Biography: Hao, Xiaojiang(1973--), male, Han, School of Information and Electric Engineering of Panzhihua University ,Lab Assistant, Southwest Jiaotong University, Master, Research area: Chip Microcomputer, signal process；Wu,Gang(1963—),male, School of Information and Electric Engineering , Panzhihua University,professor；Zhou, Yurong(1968—),male,School of Life Science and Technology, University of Electronic Science and Technology of China,Doctor,associate professor
（617000 四川攀枝花攀枝花学院电气信息工程学院）郝小江伍刚
（610031 四川成都西南交通大学电气工程学院）郝小江
（610054 四川成都电子科技大学生命科学与技术学院）周玉荣
(School of Information and Electric Engineering , Panzhihua University, Panzhihua 617000, China) Hao, Xiaojiang Wu, Gang
(College of Electrical Engineering, Southwest Jiaotong University, Chengdu 610031, China) Hao, Xiao jiang
(School of Life Science and Technology, University of Electronic Science and Technology of China, Chengdu 610054, China) Zhou, Yurong