第二章 Cadence的原理图设计
2.1Design Entry CIS软件概述
Cadence软件系统有两套电路原理图的设计工具，一套是Design Entry HDL，另一套就是我们马上要开始学习的Design Entry CIS。其中Design Entry HDL 是Cadence公司原本的原理图设计软件，可以用于芯片电路和板级电路的设计，其长处在于可以把芯片的电路原理图和板级电路原理图结合在一起，进行综合设计；而Design Entry CIS主要用于常规的板级电路设计，Design Entry CIS原本是OrCAD公司的产品，OrCAD公司后来被Cadence公司收购，于是Design Entry CIS也就成了Cadence公司的另一套电路原理图设计软件。
Design Entry CIS原理图设计软件的特点是直观、易学、易用，在业界有很高的知名度，利用Design Entry CIS原理图设计软件可以进行简单的（只有单张图纸构成的）电路原理图设计，也可以进行（由多张图纸拼接而成的）平坦式电路原理图设计，还可以进行（多张图纸按一定层次关系构成的）层次式电路原理图设计。
在本章中，我们首先学习简单的电路原理图设计，然后再学习较为复杂的平坦式和层次式电路原理图设计。
我们将围绕一块非常简单的STC系列单片机下载电路板，学习简单电路原理图的设计，同时在此过程中，还将学习到USB转UART串行口、STC系列单片机下载电路等方面的知识。
接着，我们将围绕一块ARM-7核心实验板，进行平坦式和层次式电路原理图的设计，而该核心板是配套于ARM-7实验箱。在此过程中我们还将学习到嵌入式技术等方面的知识。
2.2初识Design Entry CIS
一．启动Design Entry CIS
我们在电脑上点击“开始→所有程序→Cadence SPB 16.2→Design Entry CIS”，如下图所示：
这时将弹出如下对话框：
图2-2 选择工作内容
在这里我们选择“OrCAD Capture CIS”一项，点击“OK”按钮后，就实际
启动了Design Entry CIS，出现如下界面：
图2-3 OrCAD Capture CIS软件界面
与大多数软件一样，OrCAD Capture CIS软件也是以项目方式管理我们的设
计文件的。在OrCAD Capture CIS软件中，一个项目可以包含若干个设计，每个
设计对应一个PCB板，所以一个项目通常对应一个由多块电路板构成的产品；而
每个设计可以由若干张原理图构成。
对于我们要完成的“STC系列单片机下载器”而言，它是非常简单的产品，该产品只包含一块电路板，所以该项目中只有一个设计；又因为该电路板上的电路也非常简单，使用一张图纸就可以清楚地描述了，所以该设计只有一张原理图。
我们将首先要新建一个项目：在窗体上点击“File→New→Project”出现如下对话框：
图2-4 新建项目
在“Name”中输入项目名称，“Location”中输入项目文件的存放位置（最好给每一个项目建立一个文件夹，把项目中的所有文件都放入该文件夹），在“Create a New Project Using”栏目中，选择“Schematic”（因为我们要进行电路原理图的设计）。
完成上述工作后，点击“OK”，则建立了一个工程，并默认创建了一个的原理图，我们可以在这个原理图上进行我们的电路设计。这时，窗体出现如下状态：
图2-5 OrCAD Capture CIS原理图设计界面
在图2-5的左侧是项目窗体，点击“.\Interfaxe_lv.dsn”(这是我们的设计名称)后，在SCHEMATIC1文件夹下已经建立了一个名为“PAGE1”的原理图文
件。如下图所示：
图2-6 OrCAD Capture CIS的项目窗口
如果希望改变默认的原理图文件名称，可以用鼠标的右键点击项目窗体中的“PAGE1”栏目，在弹出的菜单中选择“Rename”一项，然后输入希望的名称。
二．进行Design Entry CIS的基本设置*
初次学习Cadence时，这部分内容可以跳过，直接学习后面的内容，等到掌握了绘制原理图的基本技能后，再回过头来学习如何进行Design Entry CIS的设置。
在启动了OrCAD Capture CIS原理图设计软件后，通常要进行一些基本的设置工作。这些设置主要是原理图图纸大小的设置、栅格点的设置、图纸上各种元素颜色的设置、标题栏的设置等等。
我们首先点击“Options→Preferences…”菜单项，这时弹出如下对话框：
图2-7参数选择对话框的颜色设置选项页
如图2-7所示，Preferences对话框由多个选项页构成，其中“Colors/Print”是设置图纸上的颜色和打印的颜色；“Grid Display”是设置栅格点；“Miscellaneous”是混杂选项。
1.颜色设置
首先我们进行颜色的设置，在此仅就几个常用的栏目讲解一下，而不进行逐一讲述。
Alias：网络名的颜色；Background：图纸底色；Bus：总线颜色；DRC Marker：DRC校验标志颜色；Grid：栅格的颜色；Hierarchical Block：层次块的颜色；Junction：连接点的颜色；Part Body：元件的颜色；Pin：引脚的颜色；Power：电源符号的颜色；Wire：导线的颜色。
如果我们要改变某一种图纸元素的颜色，可以点击对应的颜色框，这时会弹出如下的颜色对话框：
图2-8 颜色对话框
在颜色对话框中可以选择对应的颜色，从而改变原来图纸上相应元素的颜色设置。
如果我们希望使用默认的颜色设置，可以点击“Use Defaults”按键，就可以把所有颜色设置该回到最初始状态。
2.栅格设置
下面我们选择“Grid Display”选项页，进行栅格点的设置，如下图所示：
图2-9参数选择对话框的设置栅格选项页
如图所示，该选项页又分成两部分：左半部用于原理图的栅格设置，右半部用于制作原理图元件的设置。
“Visible”选项用于选择是否显示栅格。
“Grid Style”选项用于选择点状栅格或线状栅格。
“Grid spacing”选项用于选择栅格点的密度（该数值表示两个最近的引脚之间的栅格数）。
“Pointer snap to grid”：选项用于选择对齐到栅格。
3.杂项设置
选择“Miscellaneous”选项页，在这个选项页中可以设置有关原理图、制作原理图元件的多种选项，如下图所示：
图2-10参数选择对话框的杂项选项页
“Schematic Page Editor”选项框用于原理图的设置；“Part and Symbol Editor”选项框用于原理图元件的制作的设置等等选项框。
在原理图和原理图元件制作的选项中，都有“Fill Style”和“Line Style and”选项，它们分别用于图形填充块和线型的设置；“Junction Dot”用于连接点的设置；“Session Log”选项框的“Font”用于项目管理器和记录器字体的设置；“Text Rendering”选项栏用于设置是否以加框的方式显示TrueType字体，以及是否填充；“Auto Recovery”选项框用于设置是否进行自动保存，以及自动保存的时间间隔；“Auto Reference”选项框用于设置是否进行元件的自动编号，以及拷贝时是否把元件编号一并拷贝过去；“Intertool Communication”选项用于设置是否与其它Cadence软件进行交互操作（我们常常要与PCB软件进行交互操作，该选项应该选中）；“Wire Drag”选项栏用于设置是否因接线改变而移动。
在Preferences对话框中，还有“Text Editor”、“Pan and zoom”、“Select”和“Board Simulation”选项页，一般可以按照默认的设置，在此就不介绍了。
4.图纸幅面设置
在OrCAD Capture CIS的菜单栏中，点击“Options→Schematic Page Properties…”菜单项，将弹出如下对话框：
图2-11 原理图属性对话框的图纸幅面尺寸选项页
如图2-11所示，在图纸幅面尺寸选项页中，可以设置图纸幅面尺寸所用的长度计量单位，如果选用毫米为单位，则图纸的选项是A2、A3、A4等系列图纸；如果选用英寸为单位，则图纸的选项是A、B、C等系列图纸。我们在原理图中通常是采用毫米为单位，这样便于和打印机相匹配。同时我们还可以选择“Custom”选项，自己设定图纸的大小。
我们还可以进行图纸区块的设置，所谓区块类似某些城市地图，把城市划分成多个矩形区块，并给每个区块，按照一定的次序进行命名，如：C3、D5等。
选择“Grid Reference”选项卡，如下图所示：
图2-12 原理图属性对话框的区块设置选项页
如图2-12所示，在区块设置选项页中，可以进行水平方向和垂直方向的设置。“Count”是某一个方向上区块的数目。区块可以选择“Alphabetic”，按照字母进行排列，也可以选择“Numeric”，按照数字进行排列（通常在水平和垂直两个方向上，一个选择按字母排列、另一个选择按数字排列）。区块还可以按照升序或降序进行排列。“Width”栏目用于设置区块显示部分的宽度，如果该值为0，则等于不显示区块了。在该选项页中，“Title Block Vissible”选项用于设置是否显示标题栏；“Border Visible”用于设置是否显示边框；“Grid Reference Visible”用于设置是否显示区块。
5.打印设置
进行打印设置可以点击“File→Print…”菜单项，这时会弹出如下对话框：
图2-13 打印对话框
如图2-13所示，在打印对话框中，“Scale”选项框是指示打印比例的，“Scale to paper size”选项将把电路图打印在一张图纸上；“Scale to page size”选项可能会把电路图打印在多张图纸上；“Scaling”选项用于设置打印比例。
“Print offsets”选项框用于设置打印纸的偏移量。
“Print quality”选项用于设置每英寸打印的点数；“Copies”选项用于设置打印的份数；“Print to file”选项用于把电路图打印到文件中；“Print all colors in black”选项用于强制用黑白方式打印。
6.设置设计模板
设置设计模板是在打开新图纸时，按照预定的设置产生新的图纸，点击“Options→Design Template…”菜单项，出现如下对话框：
图2-14 Design Template对话框的字体选项页
如图2-11所示，首先我们可以在“Fonts”选项页中，进行图纸上各种元素的字体设置。
如果我们在Design Template对话框中选择“Title Block”选项页，可以进行标题栏的设置，如下图所示：
图2-15 Design Template对话框的标题栏选项页
如图2-15所示，在标题栏选项页中，“Title”选项用于设置标题栏上的图纸名称；“Organization Name”用于设置标题栏上的公司名称；“Organization”用于设置公司地址；“Document Number”用于设置标题栏上的文件编号；“Revision”用于设置标题栏上的文件版本号；“Symbol”选项框中的两个栏目分别用于设置标题栏文件的存储位置和文件名。
如果我们在Design Template对话框中，选择“Hierarchy”选项页，可以进行层次原理图的设置，如下图所示：
图2-16 Design Template对话框的层次图选项页
如图2-16所示，层次图选项页由两个选项框构成，分别设置层次图中电路方块和元件的属性。“Primitive”选项表示为基本元件；“Nonprimitive”表示为非基本元件。非基本元件是指内部还含有下层电路图的元件；基本元件是指简单元件。
在Design Template对话框中还包括“Page Size”、“Grid Reference”两个选项页，它们分别以模板形式设置图纸幅面尺寸和区块，这与前面讲解的基本相同，这里就不多赘述了。
在Design Template对话框中还包括“SDT compatibility”选项页用于与早期的版本相兼容的设置，在此就不介绍了。
2.3STC单片机下载器电路分析
前面说过，我们的第一个设计将围绕一个STC系列单片机下载器电路展开，为了让同学们不仅掌握Cadence软件的使用，而且在此过程中学会电路设计的基本技能，所以我们把该电路进行一番分析。
一．串行下载电路分析
STC系列单片机都是采用串行方式进行下载编程的，而不是像其它单片机那样，使用编程器进行程序的烧录。在宏晶科技公司所给的STC单片机的技术资料中，给出了如下的单片机下载电路图：
图2-17 STC系列单片机下载电路示意图
如图2-17所示，STC单片机下载电路是通过单片机的Rxd(P3.0)和Txd(P3.1)两个引脚实现下载功能的。在下载时，单片机应该处于工作状态，所以单片机的时钟电路和复位电路应该能够正常工作。实际上，STC单片机每次上电复位时，都要检测Rxd引脚上是否有进行下载的数据流，如果有下载的数据流，就进行下载工作；如果没检测到下载数据流，就运行单片机中原有的程序。
在上述电路中，单片机与PC机的连接是通过MAX232（或与之兼容的）芯片进行连接的，该芯片完成RS-232电平信号与TTL电平信号的转换。因为PC机串行接口上的信号是RS-232电平信号，而单片机上的信号都是TTL信号。
上述电路有两点不足：
一是利用PC机的串行口进行下载，目前多数笔记本电脑都没有串行口了，即使是台式电脑，该电路还另外需要直流电源，使用起来有些不便。
二是STC系列单片机的电源电压有5V和3.3V两种，而该电路不能灵活适应，给应用带来局限性。
二．USB转串口电路分析
由于目前USB接口是每台PC机（不管是台式机、还是笔记本）必有的标准配置，而且PC机的USB接口还可以为下载电路提供电源。所以我们考虑将USB 接口的信号经过转换，形成UART口信号，连接到单片机的Rxd(P3.0)和Txd(P3.1)两个引脚上。这样就解决了笔记本电脑没有串行口的问题，也解决了下载电路的电源问题。
进行USB信号到UART信号转换的芯片有很多种，我们选用南京沁恒公司开发的CH341T芯片，我们可以登录南京沁恒公司的网站（https://www.doczj.com/doc/059322483.html,），下载CH341芯片的资料。从设计PCB板的角度，我们关心的是该芯片的管脚编号、管脚的类型以及芯片的封装形式，它的引脚图如下：
图2-18 CH341芯片引脚图
如图2-18所示，CH341芯片是一个20引脚的芯片，下面我们解释一下各个
利用CH341T芯片，可以把USB信号转换成UART信号或I2C信号，CH341T 的
具体功能由复位后的SCL引脚和SDA引脚配置芯片的功能：如果SDA悬空、SCL 也悬空，则完成USB 转异步串口，仿真计算机串口的功能。CH341T芯片的XI 和XO应分别接晶振的两端；UD+和UD-分别接USB接口的D+和D-引脚；ACT#通常接发光管，来指示CH341T芯片已完成配置工作；TXD引脚接单片机的RXD引脚；RXD引脚接单片机的TXD引脚；TEN#接低电平。其它功能引脚一般可以悬空。其典型电路如下：
图2-19 利用CH341T芯片进行USB转UART口电路图
三．电源电路分析
前面说过，利用USB接口可以为下载电路提供电源，不过USB接口只提供5V电源电压，可是USB单片机既有5V电源的，也有3.3V电源的。所以在我们的下载电路中，设计了一个用来降压的稳压集成块1117芯片，由它的输出产生3.3V的电源电压。提供给单片机的电源信号，或为5V或为3.3V，由一个三脚跳线进行切换。
另外，在给单片机开始下载之前，CH341T就必须供电，而此时还不能给单片机供电。这时PC机通过CH341T不断给单片机发送下载数据流，然后给单片机进行上电复位（即给单片机加电），所以我们的下载电路还需要一个按键开关，按下开关后，才能让电源信号传递给单片机。
电源电路如下图所示：
图2-20 STC单片机下载电路中的电源电路
如图2-20所示，在下载电路的电源电路中，1117芯片用于产生3.3V电源电压。通过三脚跳线选择5V或3.3V供给单片机，在我们的电路中，其实只需要一个单刀单掷的按键开关，可是常见的按键开关都是双刀双掷的，所以我们也选用双刀双掷的按键开关，只不过把不用的引脚悬空而已。另外为了保护PC机的USB接口，我们把USB接口输入的5V电源信号与下载电路上的5V电源信号通过2Ω电阻进行隔离，避免因下载电路发生短路而烧毁PC机的USB接口。
我们考虑在下载电路板上安排一个40脚的锁紧插座，用于给DIP-40封装的单片机芯片进行下载编程，于是还需使单片机工作的复位电路和晶振电路。另外
为了给其它STC系列单片机进行在线下载编程，我们还在电路板上安置一个3脚插座，引出TXD、RXD和地线，即输出CH341T产生的UART口信号。
2.4原理图设计的基本操作
从这一节我们开始STC系列单片机下载电路板的原理图设计，在这个电路板上主要的元器件包括：STC单片机（锁紧插座）、CH341T芯片、1117芯片、按键开关、跳线装置、USB接口、UART接口以及其它辅助元器件。
在这里要对单片机进行说明：我们在制作下载电路板时，在该板上并不放置单片机，实际放置的是一个40脚锁紧插座。当我们使用该电路板给DIP-40封装形式的STC单片机进行下载编程时，就把它放入缩进插座，并与辅助电路一起构成单片机系统，从而可以进行下载。由于40脚锁紧插座的管脚与DIP-40封装形式STC单片机的管脚一一对应，而单片机的各个管脚都有对应的名称，从而便于在原理图上的连接与分辨，于是在我们的电路图中，就用单片机元件替代锁紧插座元件。
一．元件库的加载
下面我们首先放置STC单片机芯片及其附属电路（包括晶振电路和复位电路）。
OrCAD Capture CIS软件向我们提供了许多原理图元件，所以一些常见的元件如：电阻、电容、单片机、石英晶体等，它们被放在一些元件库文件中，我们可以加载这些元件库，然后再把相应的元件放到原理图上。
第一步我们要加载单片机元件所在的元件库文件，点击“Place→Part”，这是“Place Part”窗体会显现出来，如下图所示：
图2-21 Place Part 窗口
图2-21的左半部是Place Part 窗口刚刚显示的状态，我们看到在“Libraries ”的栏目中只有“Design Cache ”一项，而这项中并没有任何元件。
因为我们是初次接触OrCAD Capture CIS 软件还不很清楚各种元器件位于什么元件库中，所以就从查找元件开始。先查找单片机元件，我们知道STC 单片机是51系列单片机的后代，其DIP-40封装的单片机芯片与早期的8051芯片是引脚兼容的，所以我们就应该点击“Search for Part ”按键，这时Place Part 窗口变成图2-21的右半部的样子。在“Search for ”栏目中键入“8051”，再按下回车键，就会开始查找工作，在找到该元件所在的库文件后，选中该库文件，再点击“ADD ”按键，就可以加载8051芯片所在的“MICROCONTROLLER ”库文件了。
我们知道，单片机必须有时钟振荡信号才能工作，因此还单片机还必须与石英晶体、电容相连；另外单片机芯片还需要复位电路才能工作，需要电阻、电容元件，因此我们还需要把这些元件所在的库文件加载进来。这次我们不进行查找了，而直接加入库文件：点击“Libraries ”栏目上的库文件浏览图标，弹出如下对话框：
图2-22 库文件加载对话框
电阻、电容、石英晶体等元器件都位于“Discrete”库文件中，点击该项，将“Discrete”元件库文件加载进来。
二．元件的放置
下面要在原理图上放置元件，放置8051芯片、石英晶体各一个，石英晶体旁边放置两个电容（准备构成单片机的晶振电路），在图纸的另外一处放置一个电阻和电容（准备构成单片机的上电复位电路）。其中电容选择CAP UP元件、石英晶体选择CRYSTAL元件、电阻选择R2元件。
放置时，首先在“Part List”列表中选择元件，点击Place Part窗口上的
图标（或键入回车键）后，在鼠标上就会沾上一个元件，我们把鼠标移到原
理图中相应的位置，按下鼠标左键，就把元件放在了原理图上；如果放弃放置，按下“Esc”键即可。
在原理图中，图纸的放大、缩小可以用工具栏上对应的图标来进行，也可以用按键来进行：按下“i”键，图纸放大；按下“o”键图纸缩小。
要删除在原理图中的元件，可以首先点击该元件，选中它，然后按下“delete”键进行删除；要移动某个元件，可以用鼠标直接拖动；要去除元件的拖动状态，用鼠标在原理图的空白处，点击一下就行了；要选中多个元件，可以在按着“ctrl”键时，用鼠标点击多个元件，这样就可以选中多个元件，也可以用鼠标拖出一个矩形，则矩形体内的元件就都被选中了，在这之后，可以对选中的多个元件进行移动、复制等工作。
要旋转某个元件时，可以先选中它，然后按下“r”键，这时所选中的元件，就会逆时针旋转90°；有时还希望吧元件进行左右（或上下）镜像对调，这时可以先选择某个元件，然后用鼠标右键点击该元件，在弹出的菜单项中选择“Mirror Horizontally”（或“Mirror Vertically”）项，就可以完成元件的镜像对调。
上述元件放置好以后，我们把电容和石英晶体的标称值进行修改。原本电容、石英晶体上的标称值与其元件的名称是一致的，电容都是“CAP UP”，石英晶体是“CRYSTAL”，电阻是R2。我们把石英晶体的标称值改成石英晶体的振荡频率值（单片机电路的石英晶体频率值为11.0592MHz）；石英晶体边上的两个电容值改成“47pF”；另一个电容值改为“1uF”，电阻值改成“10k”。另外把单片机的
标称值改成“STC89C5x”。
修改的方法是：用鼠标双击元件的标称值，则弹出如下对话框：
图2-23 修改标称值
在“Value”中栏目进行修改，点击“OK”键后，就可以改变标称值。三．元件间的简单连线
接着我们要进行连线了，首先我们要完成单片机的晶振电路。
连接时，首先选择图标，再用鼠标点击要连接的一个引脚，接着移动鼠标，
在要连接的另一个引脚处点击鼠标就可以实现连线了。在上述过程中，如果希望连线按照自己设定的路线进行弯折，可以在要转弯处用鼠标点击一下，在把鼠标移动到目的地即可。
电源和地线的放置，可以直接点击或图标，点击后，出现如下的对话框：
图2-24 放置电源对话框
我们选择“CAPSYM”元件库中的“VCC_BAR”元件作为电源，并把电源的名称改成VCC；把“GND”元件作为地线。
图2-25 单片机的石英晶体振荡电路
接着我们再完成单片机的上电复位电路，这次我们采用网络标号的形式进行。
在单片机的RST引脚上连接一条连线，并在连线上放置网络标号。放置的方法是先点击图标，然后点击要放置网络标号的连线，这时出现如下对话框：
图2-26 放置网络标号对话框
在“Alias”栏目中输入网络的名称，并点击“OK”按键即可。在我们的图纸中，把该连线命名为“RST”，如下图的左图所示。
图2-27用网络标号连接元件之间的管脚
在图2-27的右图中，电阻和电容构成上电复位电路，它们的中间连接点也命名为“RST”，就相当于把单片机的RST引脚与上电复位电路相连。
到此为止，我们学习了原理图设计的最基本操作，当然我们需要的电路图还没有完成，为了完成该电路图，我们必须开始学习原理图元件的制作。
四．绘制总线
绘制总线并不复杂，它其实也是采用网络标号的方式进行各元件引脚之间的电气连接。首先用鼠标选择图标，在原理图上拖动鼠标绘出总线，然后再在总
线上放置若干个“总线入口”标志，即先点击图标，再按下“r”键调整总线
入口的方向，然后用鼠标点击总线上的相应位置，就可以放置总线入口了。
接着就应该用连线连接总线入口和元件的引脚了，还要给每个连线填上一个网络标号，比如“P2_16”等，另外要给总线本身添加上网络标号，特别要注意总线的网络标号名称的命名方法，比如总线所连接导线分别是“P2_16”~“P2_31”，那么该总线应该命名为“P2_[31:16]”、“P2_[31-16]”、或“P2_[31..16]”。下图是总线连接的示意图：
图2-28 总线连接示意图
请注意图2-28并不是STC单片机下载电路的组成部分，因为该电路并未采用总线方式进行连接。
2.5原理图元件的制作
在我们的电路中，有几个元件在现有的元件库中是找不到的，这几个芯片是CH341T、1117、3脚跳线等。所以我们要进行元件的制作，我们以CH341T和3脚跳线为例进行讲解。
一．创建原理图元件
下面我们创建一个原理图元件库文件，点击“File→New→Library”，就创建了一个原理图元件库文件。我们在项目窗口上就会看到在“Library”一栏中，创建了一个元件库文件。
用鼠标右键点击在项目窗口中的元件库文件，在弹出的对话框中选择“New Part”一项，就会产生如下对话框：
图2-29 新建元件对话框
在“Name”一栏中输入元件的名称，我们输入“CH341T”。“Part Reference Prefix”一栏是元件编号的前缀，集成电路通常以字母“U”为前缀。在“PCB Footprint”一栏中输入元件默认的封装形式，我们输入“SSOP-20”。其它栏目保持默认状态，点击“OK”按键。
这时会一个元件窗口，并在项目窗口中出现相应的一个标志，我们就应该在元件窗口中创建我们的元件。
由于默认的元件尺寸很小，无法放下多个引脚，所以首先应该拖动元件的边框（这个边框并不会在原理图中显示出来，而所有的引脚都在此框之外），使之
足够大。然后开始放置元件的引脚。
二．放置元件的引脚
放置元件的引脚，首先点击图标，这时将弹出如下的对话框：
图2-30 放置引脚对话框
在“Name”一栏中输入引脚的名称；在“Number”一栏中输入引脚的编号；“Shape”一栏是引脚的显示形状，通常会保持默认的“Line”（即引脚显示为一条线），有时希望引脚上显示“触发标志”或“负信号标志”，那么可以从下拉的列表框中选取；在“Type”一栏中选择引脚的电气类型，包括：输入、输出、双向、开漏输出、开集电极输出、被动、电源等几种类型，我们应该根据表2-1对引脚的描述，选择相应的类型。下图是在元件上放置了一个引脚后的状态：
图2-31 在元件上放置引脚
在输入电源引脚时，我们可能希望该引脚在原理图上自动隐藏，这时就不要选中“Pin Visible”选项。
点击“OK”按键后，就可以把该引脚放到元件上了。这时鼠标在元件附近移动时，就会有引脚出现在元件上，用鼠标点击后，引脚就放到了元件上。放置了一个引脚后，再次放置引脚时，其引脚的编号会自动加1，如果引脚的名称也是以数字结尾，则引脚的名称也会自动加1。
我们也可以连续地把所有引脚都放在元件上，然后再逐个修改其属性：双击元件的引脚，将弹出图2-30所示的对话框，进行相应的修改。
元件的引脚放置完毕后，要给它画上边框，这个边框是在原理图中实际显示的边框。用鼠标点击图标，然后在元件上拖出这个矩形，这样边框就画好了。存盘后就完成了整个元件的创建任务。CH341T元件如下图所示：
图2-32 CH341T芯片的原理图元件
我们还要制作1117芯片的原理图元件，它是一个三端稳压集成块芯片。虽然OrCAD Capture CIS提供了几种三端稳压集成块芯片的原理图元件，不过它们把芯片的输出端引脚都设置为“Output”类型。这样把它放入原理图与其它芯片的电源端相连后，在进行DRC校验时，负责校验的模块认为发生了“电源端与输出端相连”的差错（当然实际上是没有设计错误的）。所以我们不使用系统提供的三端稳压集成块芯片，而是自己进行绘制，并把三个引脚的属性都设置为“Power”；如下图所示：
图2-33 三端稳压集成块1117的原理图元件
三．绘制其它形式的元件
对于制作原理图元件而言，制作集成电路元件是比较简单的，一般只需要一个矩形框，外加一些引脚就可以了；而制作其它元件，如：运放、发光管等，其难度稍微大一些。
下面我们创建三脚跳线，在我们的电路中，它相当于一个单刀双掷的开关，为了形象起见，这个三脚跳线可以绘制成如下的样子：
图2-34 三脚跳线的原理图元件
放置元件的引脚和绘制矩形外边框的工作，在前面我们已经介绍过，这里主要介绍绘制小圆圈和小矩形框的过程。
通常情况下，元件上的各个线条、图形等对象都必须放置在格点上，而在我们要绘制的小圆圈、小矩形框并不一定刚好位于格点上，所以我们要先修改相应的选项：点击“Options→Preferences”菜单，在出现的对话框中选择“Grid Display”页，如下图所示：
OrCADCaptureCIS(Cadence原理图绘制) 1,打开软件........................................ 2，设置标题栏..................................... 3，创建工程文件................................... 4,设置颜色........................................ 2.制作原理库.......................................... 1,创建元件库...................................... 2，修改元件库位置，新建原理图封库................. 3，原理封装库的操作............................... 3.绘制原理图.......................................... 1.加入元件库，放置元件............................ 2.原理图的操作.................................... 3.browse命令的使用技巧 ........................... 4.元件的替换与更新................................ 4.导出网表............................................ 1.原理图器件序号修改.............................. 2.原理图规则检查.................................. 3.显示DRC错误信息................................ 4.创建网表........................................ 5.生成元件清单(.BOM)..................................
第一章设计流程 传统的硬件系统设计流程如图1－1所示，由于系统速率较低，整个系统基本工作在集中参数模型下，因此各个设计阶段之间的影响很小。设计人员只需要了解本阶段的基本知识及设计方法即可。但是随着工艺水平的不断提高，系统速率快速的提升，系统的实际行为和理想模型之间的差距越来越大，各设计阶段之间的影响也越来越显著。为了保证设计的正确性，设计流程也因此有所变动，如图1－2所示，主要体现在增加了系统的前仿真和后仿真。通过两次仿真的结果来预测系统在分布参数的情况下是否能够工作正常，减少失败的可能性。 细化并调整以上原理图设计阶段的流 程，并结合我们的实际情况，原理图设计 阶段应该包括如下几个过程： 1、 阅读相关资料和器件手册 在这个阶段应该阅读的资料包括，系统的详细设计、数据流分析、各器件手册、器件成本等。 2、 选择器件并开始建库 在这个阶段应该基本完成从主器件到各种辅助器件的选择工作，并根据选择结果申请建库。 3、 确认器件资料并完成详细设计框图 为保证器件的选择符合系统的要求，在这一阶段需要完成各部分电路具体连接方式的设计框图，同时再次确认器件的相关参数符合系统的要求，并能够和其他器件正确配合。 4、 编写相关文档 这些文档可以包括：器件选择原因、可替换器件列表、器件间的连接框图、相关设计的来源（参考设计、曾验证过的设计等），参数选择说明，高速连接线及其它信息说明。 5、 完成EPLD 内部逻辑设计，并充分考虑可扩展性。
在编写相关文档的的同时需要完成EPLD内部逻辑的设计，确定器件容量及连接方式可行。 6、使用Concept-HDL绘制原理图 7、检查原理图及相关文档确保其一致性。 以上流程中并未包括前仿真的相关内容，在设计中可以根据实际情况，有选择的对部分重要连线作相关仿真，也可以根据I/O的阻抗，上升下降沿变化规律等信息简单分析判断。此流程中的各部分具体要求、注意事项、相关经验和技巧有待进一步完善。
Cadence从原理图到PCB的流程图： 一．原理图 1．建立工程 2．绘制原理图 3. 生成网络表（Net List）： 在画板的时候需要导入网络表，在这之前可以为元件自动编号，在工程管理界面下选中.dsn文件，然后选Tools—Annotate;再进行DRC检测。DRC之后可以尝试去生成网络表了，在工程管理界面下，选Tools--Create Netlist， 二．PCB 1. 打开PCB Editor，在弹出的对话框中选择Allegro PCB Design GXL（legacy），然后点击Ok进入PCB编辑器。接下来就是利用向导建立电路板了，包括确定板子的大小、层数、形状等等参数。 File-new 在弹出的对话框中的Drawing Type选择Board（wizard），然后确定文件名，Browse存盘路径等，最后点Ok进入向导。
注意：板子的路径应该和前面生成网表的路径保持一致。 2．导入网络表 接上一个步骤，将网络表导入到刚建好的PCB中。 在此之前还有一个很重要的工作要做，就是指定PCB封装的路径。点击Setup--User Preferences，在弹出对话框中的Categories中选中Design_paths，分别为padpath和psmpath指定路径，即将PCB元件封装路径添加到padpath和psmpath中，以告知Allegro从指定的路径寻找封装。
元件的PCB封装需要自己做或是直接用别人做好的，封装准备好后往PCB 中导入网络表，点击File--Import--Logic，在Import directory中指定在原理图部分生成的网络表文件路径，其他设置使用默认值即可，点击Import Cadence即可导入网络表。 3.叠层设计，规则设定，布局布线 暂时简单描述下元件的放置，布局，布线，具体的叠层设计，设计规则等后面再详细补充
Cadence SPB 15.7 快速入门视频教程 的SPB 16.2版本 第01讲 - 第15讲：OrCAD Capture CIS原理图创建 第16讲 - 第26讲：Cadence Allegro PCB创建封装 第27讲 - 第36讲：Cadence Allegro PCB创建电路板和元器件布局 第37讲 - 第46讲：Cadence Allegro PCB设置布线规则 第47讲 - 第56讲：Cadence Allegro PCB布线 第57讲 - 第60讲：Cadence Allegro PCB后处理、制作光绘文件 第1讲 课程介绍，学习方法，了解CADENCE软件 1．要开发的工程 本教程以下面的例子来开始原理图设计和PCB布线 2．教程内容
3．软件介绍 Design Entry CIS：板级原理图工具 Design Entry HDL：设计芯片的原理图工具，板级设计不用 Layout Plus：OrCAD自带的PCB布线工具，功能不如PCB Editor强大 Layout Plus SmartRoute Calibrate：OrCAD自带的PCB布线工具，功能不如PCB Editor强大PCB Editor：Cadence 的PCB布线工具 PCB Librarian：Cadence 的PCB封装制作工具 PCB Router：Cadence 的自动布线器 PCB SI：Cadence 的PCB信号完整性信号仿真的工具 SigXplorer：Cadence 的PCB信号完整性信号仿真的工具 4．软件列表
5．开始学习Design Entry CIS 启动：Start/Cadence SPB 16.2/Design Entry CIS 启动后，显示下图： 里面有很多选项，应该是对应不同的License 本教程使用：OrCAD Capture CIS 我个人认为：Allegro PCB Design CIS XL是所有可选程序中，功能最强大的，但不知道，强在哪里；而且本教程的原理图文件可以使用上表中不同的程序打开 6．选择OrCAD Capture CIS，启动后显示下图
Cadence原理图库设计 一.工具及库文件目录结构 Cadence提供Part Developer库开发工具供大家建原理图库使用。 Cadence 的元件库必具备如下文件目录结构为： Library----------cell----------view(包括Sym_1,Entity,Chips,Part-table) Sym_1:存放元件符号 Entity:存放元件端口的高层语言描述 Chips:存放元件的物理封装说明和属性 Part-table:存放元件的附加属性，用于构造企业特定部件 我们可以通过定义或修改上述几个文件的内容来创建和修改一个元件库，但通过以下几个步骤来创建元件库则更直观可靠一些。 二.定义逻辑管脚 在打开或新建的Project Manager中，如图示，打开Part Developer。 然后出现如下画面， 点击Create New,下图新菜单中提示大家选择库路径，新建库元件名称及器件类型。
点击ok后，Part Developer首先让大家输入元件的逻辑管脚。一个原理图符号可以有标量管脚和矢量管脚。 标量管脚在符号中有确定位置，便于检查信号与管脚的对应，但矢量管脚却可使原理图更简洁，适用于多位 总线管脚。 点击上图中的Edit,编辑器会让我们对首或尾带有数字的字符串的多种输入方式（A1; 1A; 1A1）进行选择,一但选定，编辑器即可对同时具有数字和字母的管脚输入进行矢量或标量界定。 管脚名首尾均不带数字的字符串如A; A1A则自动被识别为标量管脚。 按照元件手册决定管脚名称及逻辑方向,选择是否为低电平有效，点击ADD即可加入新的管脚。 (注：不论是标量或矢量管脚，均可采用集体输入，如在Pin Names栏可输入A1-A8, 1C-16C)
Cadence Capture 输出带属性的PDF 原理图设置步骤 作者：Myedacn 2016-01-06 1.准备工作 需要安装两个工具，一个是虚拟打印机，一个是脚本运行工具 1.1虚拟打印机安装 官方推荐Adobe Acrobat ，但是这个是需要购买授权的，所以推荐安装免费开源的工具PDFCreator ，可以从网上下载到该工具。https://www.doczj.com/doc/059322483.html,/可以下载到最新版本的软件。 按照提示进行安装，安装完成后，可以看到打印机列表里面多了一个虚拟打印机 记住这个打印机的名称，后面会用到。1.2安装脚本运行工具基于Adobe 、PostScript 及可移植文档格式（PDF ）的页面描述语言等而编译成的免费软件GhostScript 可以在官网下载到最新版本https://www.doczj.com/doc/059322483.html,/按照提示进行安装，安装完成后记住安装路径，比如：C:\Program Files (x86)\gs\gs9.09\bin\gswin32c.exe 后面会用到。2.修改配置文件 打开Cadence Capture 安装目录，比如： C:\Cadence\SPB_16.6\tools\capture\tclscripts\capUtils 找到文件：capPdfUtil.tcl 用文本编辑器打开此文件： 找到以下位置进行修改： set ::capPdfUtil::mPSDriver "PDFCreator " 把默认的Adobe 打印机修改为PDFCreator 修改打印机安装程序位置，红色字体位置所示 set ::capPdfUtil::mPSToPDFConverterList { { "PDFCreator " {{C:\Program Files\PDFCreator\PDFCreator.exe }/N /q /o M y e d a c n 出品
说明： 1）本教程适用于将altium designer的原理图和PCB转入cadence（分别对应capture CIS和allegro）里。对于protel 99se，可以将其先导入较新版本的AD里，再转入cadence中。 2）整个过程中使用的软件包括altium designer Summer 08，cadence16.6，orCAD10.3-capture(免安装精简版)，PADS9.3三合一完美精简版。其中，后面两个软件较小，便于下载。 3）原理图的转化路线是，从altium designer导出的.dsn文件，用orcad10.3-capture打开后，保存为cadence16.6可以打开的文件。因为较新版本的cadence不能直接打开AD转换出来的.dsn文件。如果你不是这些版本的软件，也可以参考本人的方法进行尝试。 4）pcb转化的顺序是，altium designer导出的文件，导入PADS9.3打开，然后导出.asc文件。随后利用allegro对pads的接口，将pads文件导入。 1. 原理图的导入 1.1选中原理图的项目文件，即.PRJPCB文件，右键-》save projec as，选择.dsn文件，输入要保存的文件名，保存。注意输入新的文件名的时候要把文件名的后缀手动改掉。 1.2打开orCAD10.3-capture文件夹下面的capture.exe（如果同一台电脑装了新版本的cadence，例如cadence16.6的话，环境变量中的用户变量会有冲突。具体地来说对于orCAD10.3来说，CDS_LIC_FILE的值必须是安装目录\orCAD10.3-capture\crack\license.dat。而对于cadence16.6来说，环境变量必须是5280@localhost。因此要使用orCAD10.3的话，必须将CDS_LIC_FILE 的值改掉，否则无法打开。等下使用cadence16.6，就必须将值改回来）。 1.3使用orCAD10.3将刚才保存的.dsn文件打开，并保存成project。 1.4 随后就可以使用新版本的cadence的capture CIS打开保存的文件（注意改环境变量中的用户变量CDS_LIC_FILE）。 2. PCB的导入 由于allegro可以根据已有的brd文件生成元器件的封装，因此将PCB导入allegro后使用者免于重新使用allegro绘制一遍封装。 1.1打开pads9.3，file-》new，按照默认配置建立一个文件，保存。 1.2file-》import，选中要转换的.pcb文件，打开，保存在C盘的PADS Projects文件夹下面。 （安装PADS9.3三合一完美精简版时会自动在C盘产生这个文件夹。） 1.3file-》export，将文件保存为.asc文件。接下来回弹出下图所示的对话框。注意要将.pcb
CADENCE从原理图到PCB步骤 一．原理图 1．建立工程 与其他绘图软件一样，OrCAD以Project来管理各种设计文件。点击开始菜单，然后依次是所有程序-- Allegro SPB 15.5--Design Entry CIS，在弹出的Studio Suite Selection对话框中选择第一项OrCAD_Capture_CIS_option with capture，点击Ok进入Capture CIS。接下来是File--New--Project，在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。2．绘制原理图 新建工程后打开的是默认的原理图文件SCHEMATIC1 PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和Protel类似。点击上侧工具栏的Project manager（文件夹树图标）进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。 1）修改原理图纸张大小： 双击SCHEMATIC1文件夹，右键点击PAGE1，选择Schematic1 Page Properties，在Page Size 中可以选择单位、大小等； 2）添加原理图库： File--New--Library，可以看到在Library文件夹中多了一个library1.olb的原理图库文件，右键单击该文件，选择Save，改名存盘； 3）添加新元件： 常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好的元件。右键单击刚才新建的olb库文件，选New Part，或是New Part From Spreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片Datasheet中的引脚描述表格中直接拷贝、粘贴即可（pdf格式的Datasheet按住Alt键可以按列选择），可以批量添加管脚，方便快捷。 4）生成网络表（Net List）： 在画板的时候需要导入网络表，在这之前原理图应该差不多完工了，剩下的工作就是查缺补漏。可以为元件自动编号，在工程管理界面下选中.dsn文件，然后选Tools—Annotate （注解），在弹出的对话框中选定一些编号规则，根据需求进行修改或用默认设置即可。进行DRC检测也是在生成网络表之前的一项重要工作，可以避免出现一些不必要的设计错误。DRC之后可以尝试去生成网络表了，还是在工程管理界面下，选Tools--Create Netlist，可以在弹出的对话框中选择网络表的存放路径，其他默认设置即可，生成网络表的过程中如果出错，可以通Windows--Session Log查看出错的原因，比如说有元器件忘了添加封装等。 5）更新元件到原理图： 当元件库中的某个元件修改后需要原理图也同步更新时，可以不必重新放置元件（万一有100个或更多该元件岂不是要疯了），在工程管理界面下，双击Design Cache文件夹，选中刚才修改的元件，右键单击选择Update Cache，一路yes下去即可将原理图中该元件全部更新。 6）一些细节： 画原理图时的放大和缩小分别是按键“i”（Zoom In）和“o”（Zoom Out）和Protel有所区别；在创建元件封装的时候，除了GND可以同名以外，不能有其他同名的管脚，否者报错，不过貌似报错也没有影响，因为打开OrCAD自带的元件库时（比如Xilinx的FPGA），也有除GND外的同名管脚；添加网络标号的快捷键是“n”，不过在OrCAD中网络标号无法复制，记得Protel中是可以通过复制已有的网络标号来添加新的网络标号的。
原理图设计简介 本文简要介绍了原理图的设计过程，希望能对初学者有所帮助。 一．建立一个新的工程 在进行一个新的设计时，首先必须利用Project Manager 对该设计目录进行配置，使该目录具有如下的文件结构。 所用的文件库 信息。 Design directory 启动Project Manager Open: 打开一个已有Project . New :建立一个新的Project . 点击New 如下图： cadence 将会以你所填入的project name 如：myproject 给project file 和design library 分别命
名为myproject.cpm和myproject.lib 点击下一步 Available Library：列出所有可选择的库。包括cadence自带库等。Project Library：个人工程中将用到的所有库。如myproject_lib 点击下一步 点击下一步
点击Finish完成对设计目录的配置。 为统一原理图库，所有共享的原理图库统一放在CDMA硬件讨论园地----PCB设计专栏内。 其中：libcdma 目录为IS95项目所用的器件库。 libcdma1目录为IS95项目之后所用的器件库。 每台机器上只能存放一套共享的原理图库，一般指定放在D：盘的根目录下， 即：D：\libcdma , D：\libcdma1 ... * 注意：设计开始时，应该首先将机器上的库与共享的原理图库同步。 下面介绍如何将共享库加入到自己的工程库中。 点击Setup 点击Edit 编辑cds.lib文件。添入以下语句: define libcdma d:\libcdma define libcdma1 d:\libcdma1 则库libcdma , libcdma1被加入Availiable Library 项内。如下图：
原理图设计规范 理念: 设计好一份规范的原理图对设计好PCB/跟机/做客户资料具有指导性意义,是做好一款产品的基础。 一、标准图框图幅 根据实际需要，我公司常用图幅为A2、A3、A4，并有标准格式的图框。其中每一图幅可根据方向分为Landscape（纵向）及Portrait（横向）。在选用图纸时，应能准确清晰的表达区域电路的完整功能。 二、电路布局 原理图的作用是表示电路连接关系，因此需要注意电路结构的易读性。一般可将电路按照功能划分成几个部分，并按照信号流程将各部分合理布局。连线时，需注意避免线条的不必要交叉，以免难于辨识。具体要求如下： 1. 各功能块布局要合理, 整份原理图需布局均衡. 避免有些地方很挤,而有些 地方又很松, PCB 设计同等道理. 2. 尽量将各功能部分模块化(如功放,RADIO, E.VOL, SUB-WOOFER 等),以便于同 类机型资源共享, 各功能模块界线需清晰. 3. 接插口(如电源/喇叭插座, AUX IN, RCA OUTPUT, KB/CD SERVO 接口等)尽 量分布在图纸的四周围, 示意出实际接口外形及每一接脚的功能. 4. 可调元件(如电位器), 切换开关等对应的功能需标识清楚. 5. 滤波器件(如高/低频滤波电容,电感)需置于作用部位的就近处. 6. 重要的控制或信号线需标明流向及用文字标明功能. 7. CPU 为整机的控制中心, 接口线最多. 故CPU周边需留多一些空间进行布线 及相关标注,而不致于显得过分拥挤. 8. CPU 的设置管脚(如AREA1/AREA2, CLOCK1/CLOCK2等)需于旁边做一表格进 行对应设置的说明. 9. 重要器件(如接插座,IC, TUNER 等)外框用粗体线(统一 0.5mm). 10. 元件标号照公司要求按功能块进行标识. 11. 元件参数/数值务求准确标识. 特别留意功率电阻一定需标明功率值, 高耐 压的滤波电容需标明耐压值. 12. 每张原理图都需有公司的标准图框,并标明对应图纸的功能,文件名,制图人 名/审核人名, 日期, 版本号.
一、导出BOM 前提条件：对所有器件的位号进行过检测。不允许出来两个器件使用相同的位号。最简单的方式是通过Tool→Annotate重新进行编排，保证不会出错。 步骤1，选中所在的工程设计，如下图 步骤2，点击Tools→Bill of Meterials
步骤3：选中“Place each part entry on a separate line”，并且在header和Combined propert string 中输入你所想要导出的参数，其中必须选择”Reference”，这个是器件的位号，属于唯一值，后面有大用。 至此，BOM已经按照我们想要的格式导出来的。接下来就是修改BOM 二、修改BOM的内容 步骤1：打开BOM，刚打开的BOM应该是长得跟下面差不多
应该是这样。 这个演示只是装简单地添加了一个叫做Mount的属性，用于表明这个器件要不要焊接
修改完成后，如下图所示： 三、生成upd文件。 Cadence Capture CIS能够从UPD文件中自动更新器件的属性。所以一个很重要的步骤就是生成UPD文件。 UPD文件格式的基本样子是这样子的： "{Part Reference}" "TOL" "R1" "10%" "U1" "/IGNORE/" 步骤1：添加分号。方便起见将工作簿修改一下名字，同时增加两个新的工作页。如下图
步骤2：在sheet2的A1格中输入="$"&sheet1!A1&"$" 。如下图所示。这样做的目录是将sheet1的A1格的内容前后各加一个$号。其实添加$号也不是最终目的，只是这样操作比较简单
说明： 1）本教程适用于将altiumdesigner的原理图和PCB转入cadence（分别对应captureCIS和allegro）里。对于protel99se，可以将其先导入较新版本的AD里，再转入cadence中。 2）整个过程中使用的软件包括altiumdesignerSummer08，cadence16.6，orCAD10.3-capture(免安装精简版)，PADS9.3三合一完美精简版。其中，后面两个软件较小，便于下载。 3）原理图的转化路线是，从altiumdesigner导出的.dsn文件，用orcad10.3-capture打开后，保存为cadence16.6可以打开的文件。因为较新版本的cadence不能直接打开AD转换出来的.dsn文件。如果你不是这些版本的软件，也可以参考本人的方法进行尝试。 4）pcb转化的顺序是，altiumdesigner导出的文件，导入PADS9.3打开，然后导出.asc文件。随后利用allegro对pads的接口，将pads文件导入。 1.原理图的导入 1.1选中原理图的项目文件，即.PRJPCB文件，右键-》saveprojecas，选择.dsn文件，输入要保存的文件名，保存。注意输入新的文件名的时候要把文件名的后缀手动改掉。 1.2打开orCAD10.3-capture文件夹下面的capture.exe（如果同一台电脑装了新版本的cadence，例如cadence16.6的话，环境变量中的用户变量会有冲突。具体地来说对于orCAD10.3来说，CDS_LIC_FILE的值必须是安装目录\orCAD10.3-capture\crack\license.dat。而对于cadence16.6来说，环境变量必须是5280@localhost。因此要使用orCAD10.3的话，必须将CDS_LIC_FILE的值改掉，否则无法打开。等下使用cadence16.6，就必须将值改回来）。 1.3使用orCAD10.3将刚才保存的.dsn文件打开，并保存成project。 1.4随后就可以使用新版本的cadence的captureCIS打开保存的文件（注意改环境变量中的用户变量CDS_LIC_FILE）。 2.PCB的导入 由于allegro可以根据已有的brd文件生成元器件的封装，因此将PCB导入allegro后使用者免于重新使用allegro绘制一遍封装。 1.1打开pads9.3，file-》new，按照默认配置建立一个文件，保存。 1.2file-》import，选中要转换的.pcb文件，打开，保存在C盘的PADSProjects文件夹下面。 （安装PADS9.3三合一完美精简版时会自动在C盘产生这个文件夹。） 1.3file-》export，将文件保存为.asc文件。接下来回弹出下图所示的对话框。注意要将.pcb 文件和.asc文件保存在同一个目录下，即C盘的PADSProjects文件夹下面，否则allegro 转换时会出现pads_in.log找不到的现象。（关于AD的pcb文件导入pads，网上还有一种方法是AD保存为PCB二进制文件，即.PcbDoc文件，再由pads导入.PcbDoc文件。用户可以自行尝试。总之，ad转换成pads似乎较为顺畅） 1.4格式选择PowerPCBV5.0，勾选认为比较的项目。点击“OK”。 1.5随后使用allegro的import-》translator，选择pads，弹出如下的对话框。 其中第一行是指定.asc文件，第三行是指定要转换成的.brd文件。一般而言都是C盘的PADSProjects文件夹内部。第二行只要指定目录，然后在对话框里点保存即可。点击translate，即可完成转换。随后file-》open，打开刚才建立的.brd文件。
本文简要介绍了cadence原理图的设计过程，希望能对初学者有所帮助。 一．建立一个新的工程 在进行一个新的设计时，首先必须利用Project Manager 对该设计目录进行配置，使该目录具有如下的文件结构。 下面举例说明： 启动Project Manager Open: 打开一个已有Project . New :建立一个新的Project . 点击New 如下图: cadence 将会以你所填入的project name 如：myproject 给project file和design library分别命名为myproject.cpm 和myproject.lib
点击下一步 Available Library：列出所有可选择的库。包括cadence 自带库等。Project Library：个人工程中将用到的所有库。如myproject_lib 点击下一步 点击下一步
点击Finish完成对设计目录的配置。 为统一原理图库，所有共享的原理图库统一放在CDMA 硬件讨论园地----PCB 设计专栏内。其中： libcdma 目录为IS95 项目所用的器件库。libcdma1 目录为IS95 项目之后所用的器件库。 每台机器上只能存放一套共享的原理图库，一般指定放在D：盘的根目录下，即：D：libcdma , D：libcdma1 ... * 注意：设计开始时，应该首先将机器上的库与共享的原理图库同步。 下面介绍如何将共享库加入到自己的工程库中。 点击 Edit 编辑cds.lib 文件。添入以下语句: define libcdma d:libcdma define libcdma1 d:libcdma1 则库libcdma , libcdma1 被加入Availiable Library 项内。如下图：
CONCEPT-HDL原理图设计 一．创建新项目 1．用Project Manager建立Project *注意：在这里最好新建一个自己的设计目录并将所用库拷到本目录下，如果用默认的目录和库，很容易将目录结构搞乱。记住一定要编辑cds.lib文件 在Project Manager工具栏中选择File->New，将出现一个建立Project的对话框，按着提示新建了一个cpm文件并建立起了一个Lib:Cell:View:File结构的目录层次。其中Lib、Cell和View分别表示一组目录。在实际使用中发现，认识并理解这个结构，对学习这套工具的使用很有帮助。下图显示了一个典型的Lib:Cell:View目录结构： 由上图可以看出Lib目录是一个库目录，该目录下包含了所有的Cells。每个Cell目录下存放了一个设计（这里的设计是指PCB或芯片的设计，因此PCB中使用的芯片也被认为是一个设计而存在Cell目录下）的所有数据。这些数据又被分类归入各个VIEW。比如，UAS项目中交换板的Cell目录是SPB，在SPB下有schematic,symbol,package和physical等view目录。每个View目录下包含了一个设计的某一方面的数据。比如，原理图数据都被存放在sch_n VIEW(n表示原理图的版本号)。而Layout数据则被放physical下。
首先说明一下我的版本是Allergro SPB 16.2。原理图设计用的是OrCAD Capture，PCB设计用的是Allegro PCB Design GXL。 教材手里有好几种，网上找的、图书馆借的。在Altium Designer里面原理图转PCB是个很简单的事情，可是在cadence里面，折腾了好几天才能通过这一步。怎么说呢，这些教材讲的都不够细，尤其是在如何操作软件这上面，完全是把help手册翻译了一遍，反而把大家在学习protel时候就知道的东西啰嗦了半天。 cadence 原理图转PCB网上流传有两种方法，我现在也只会这两种。 切入正题吧。原理图转PCB之间沟通的纽带是netlist文件，就是网表文件。正确生成网表文件的前提是原理图正确，能通过DRC检查。如果只画原理图不需要layout那就不用生成网表，在footprint选项里也不用填，否则要填上对应的封装名称，即使你没有这个封装填上封装名称也能生成网表，可以在生成网表之后再去画封装。 画封装，打开Allegro PCB Design GXL，File-New-Package symbol(wizard)。为了下文讲解，设置名称就叫dip40-8051，路径自己设定，最好不要有中文名。选DIP-next-load template-next-next-引脚数填40-next-选择焊盘（任意）-保存。 先别急，还有一项重要的事情没做，那就是生成device文件。其中的一种方法用到了它。如何生成呢，在生成封装之后，File-create device file 就可以啦，记住文件格式是.txt，和你刚才设计封装库放在同一目录下。此时可以退出 Allegro PCB Design GXL。 两种办法之前的工作都要把原理图设计好，如果你只想体验一下流程的话随便弄个IC（如8051），设计即正确，不要考虑电气特性。在属性设置里面把footprint名称填上任意名称，如（dip40-8051）。接着把不用的管教都XX掉。弄好之后进行DRC检查，有警告不要紧，只要没有错误就可以。体验流程嘛！检查无误就可以生成网表了。 生成网表第一种方法（三个文件pstchip.dat、pstxnet、pstxprt）： 在capture里面，通过DRC检查之后，选Create Netlist出现上图对话框。默认标签是PCB editor，也
用OrCAD Capture导出BOM的方法 2011-01-20 18:43:38 OrCAD Capture是Cadence公司的产品，在高速电子设计中使用十分的广泛。导出BOM是我们设计人员在项目开发过程中很重要的步骤，OrCAD Capture提供了强大的导出BOM功能，并且具有很好的扩展性，用户可以自定义导出需要的参数，本文将介绍使用OrCAD Capture正确导出BOM 的方法。 和之前发布的一些文章一样，我在这里仍然会分步讲解，目的是使网友能够有较清晰的认识，能够更好的理解导出BOM的方法。 PS：在较大的公司里，通常会有一个元件库，使用OrCAD Capture CIS可以链接这个元件库，这样就大大方便了设计者选择元件的过程，而且通 常这个元件库也会是该公司较常用的器件，这样也很有利于控制成本。 第一步，选中OrCAD中的设计文件，如下图：
第二步，点击工具栏中Tools，然后再点击下拉菜单中的Bill Of Materials，如下图 第三步，这时就会弹出导出BOM的对话框，在这里，你可以设置很多选项，如下图
仔细瞧瞧Line Item Dfinition那里，有两个框框，其中的Header设置的BOM中最上方的项目的名称，如Reference，Value，Part Number等， 这里的设计可以比较随意，对输出的结果不会有太大的影响。 Combined property string，这项的设置直接决定了最终的导出结果。仔细看看上面的图片，我们会发现，这个框框里面的字符都是带{}的，相信编过程序的人肯定都会对变量这种东西很敏感，我感觉这里的字符就是“变量”（个人见解，未经过考证），那么这里的“变量”应该如何填写呢？ 让我们进入原理图，随便双击某一器件查看其详细信息，如下图，仔细一看，这个器件有很多属性，像ATHEROS KEY，AtherosDescription， Description，Reference，PART_NUMBER等等。
一、导出 BOM 最简单的前提条件：对所有器件的位号进行过检测。不允许出来两个器件使用相同的位号。 方式是通过Tool Annotate 重新进行编排，保证不会出错。 步骤 1，选中所在的工程设计，如下图 步骤 2，点击 Tools Bill of Meterials
步骤 3：选中“ Place each part entry on a separate line”，并且在 header 和 Combined propert string 中输入你所想要导出的参数，其中必须选择”Reference”，这个是器件的位号，属于唯一值，后面有大用。 至此，BOM 已经按照我们想要的格式导出来的。接下来就是修改BOM 二、修改 BOM 的内容 步骤 1：打开 BOM ，刚打开的BOM 应该是长得跟下面差不多
步骤2：将期修改一下，去掉一些不必要的几行，和不必要的列“item”和”quantity ”修改后应该是这样。 步骤 3：根据自己的想法，修改BOM 的具体内容，注意，Reference 这一列一定不能修改。这个演示只是装简单地添加了一个叫做Mount 的属性，用于表明这个器件要不要焊接
修改完成后，如下图所示： 三、生成 upd 文件。 Cadence Capture CIS 能够从 UPD 文件中自动更新器件的属性。所以一个很重要的步骤就是生成 UPD 文件。 UPD 文件格式的基本样子是这样子的： "{Part Reference}""TOL" "R1" "10%" "U1" "/IGNORE/" 步骤 1：添加分号。方便起见将工作簿修改一下名字，同时增加两个新的工作页。如下图
原理图绘制规范初稿 1图纸规则: 1 ）、建立工程文件，工程文件名称格式“项目名称-版本号”，如SE80SM-D1-1.0 ; 2）、建立原理图页，每页原理图名称定义为原理图链路名称，为了使原理图按照顺序显示，链路名称前面加01_、02_...;如果同一功能分多页原理图，通过后缀01、02… 区分，如下图所示； 图1 ：原理图名称示例
3) 、根据原理图选择图纸幅面，常用幅面为 A (9.7*7.2inches )、B (15.2*9.7inches )、C (20.2*15.2inches)，原理图名称、版本、日期等位于右下角，如下图所示； SE80 Title RX_MAIN Size Docuinent Number B Cadence原理图库的制作及使用（二） 在上一节中，我们讲述了一种原理图库的制作方法：使用封装编辑器创建封装，然后生成符号。在本节内容当中，我们将要讲述另外一种制作方法：先创建符号，然后由符号得到封装。本节将要讲述另外一种方法：从符号得出封装。 根据前面章节叙述的内容首先创建一个库项目，进入如图5_33所示界面。 5_33 然后点击“File/Change Product”，进入如图5_34所示界面，选择“Allegro PCB Librarian 610（PCB Librarian Expert）”选项，点击确定，完成设计模块的选择。 5_34 单击图5_33中“Part Developer”，进入库设计软件界面，如图5_35所示。 5_35 选择File菜单中的New/Cell选项，出现如图5_36所示对话框。 5_36 有些元件有多个相同的功能组，需要创建单个功能组的符号和整个元件的符号以方便原理图设计，满足设计的不同需求。创建符号的方法如下：1、输入sizeable管脚并通过符号编辑器创建符号；2、创建封装；3、创建必要的通道；4、通过拷贝sym_1来创建sym_2；5、确定sym_2的SIZE属性并添加HAS_FIXED_SIZE 属性。 在“Cell”对应的空白栏处输入元件库的名称，自己可以随意写，但是最好用和芯片信息相关的名字，比如可以用元件型号命名，例如要制作74HC04的原理图元件库，在空白栏处输入74HC04，单击确定，出现如图5_37所示界面。 5_37 选择左边项目栏中的symbols选项，右键点击弹出如图5_38所示界面。 第二章C adence的原理图设计 2.1Design Entry CIS软件概述 Cadence软件系统有两套电路原理图的设计工具，一套是Design Entry HDL，另一套就是我们马上要开始学习的Design Entry CIS。其中Design Entry HDL是Cadence公司原本的原理图设计软件，可以用于芯片电路和板级电路的设计，其长处在于可以把芯片的电路原理图和板级电路原理图结合在一起，进行综合设计；而Design Entry CIS主要用于常规的板级电路设计，Design Entry CIS原本是OrCAD公司的产品，OrCAD公司后来被Cadence公司收购，于是Design Entry CIS也就成了Cadence公司的另一套电路原理图设计软件。 Design Entry CIS原理图设计软件的特点是直观、易学、易用，在业界有很高的知名度，利用Design Entry CIS原理图设计软件可以进行简单的（只有单张图纸构成的）电路原理图设计，也可以进行（由多张图纸拼接而成的）平坦式电路原理图设计，还可以进行（多张图纸按一定层次关系构成的）层次式电路原理图设计。 在本章中，我们首先学习简单的电路原理图设计，然后再学习较为复杂的平坦式和层次式电路原理图设计。 我们将围绕一块非常简单的STC系列单片机下载电路板，学习简单电路原理图的设计，同时在此过程中，还将学习到USB转UART串行口、STC系列单片机下载电路等方面的知识。 接着，我们将围绕一块ARM-7核心实验板，进行平坦式和层次式电路原理图的设计，而该核心板是配套于ARM-7实验箱。在此过程中我们还将学习到嵌入式技术等方面的知识。 2.2初识Design Entry CIS 一．启动Design Entry CIS 我们在电脑上点击“开始→所有程序→Cadence SPB16.2→Design Entry CIS”，如下图所示：Cadence原理图库的制作及使用(二)
第二章Cadence的原理图设计
相关主题
文本预览