第 1 页 共 16 页
数字电子技术练习
一、填空题
1.=⊕⊕⊕
A
偶数个A A A ① 。 2.逻辑函数F=A +B+C D 的反函数F = ① ，对偶式为 ② 。 3.D 触发器的特征方程为 ① ，JK 触发器的特征方程为 ② 。 4.构造一个模10计数器需要 ① 个状态， ② 个触发器。 5.将JK 触发器的J 端和K 端连在一起，就得到了 ① 触发器。 6. ① 型触发器克服了空翻现象。
7.74LS290的清零端是异步清零，则下图构成 ① 进制计数器。
1. ① 0
2. ①)(D C B A +?? ②)(D C
B A +?? 3. ①D Q n =+1 ②n n
n Q K Q J Q +=+1 4.
① 10 ② 4 5. ① T 6. ① 边沿 7. ① 64
1.进制转换(31)10 = ① 2 = ② 16。
2.逻辑函数的表示方法有 ① 、卡诺图、函数式、 ② 和波形图。
3.RS 触发器的特性方程是： ① ，T 触发器的特性方程=+1
n Q
② 。
4.下图(a)、(b)所示的组合逻辑电路，已知(a)中为TTL 门电路，（b ）中为OC 门，它们的输出表达式Y 1 = ① ，Y = ② 。
(a)
(b)
5.译码集成电路74LS138的地址码有 ① 个，译码输出端的个数有 ② 个。
6.某加计数器是由74LS161构成的十进制计数器，设初始状态Q 3Q 2Q 1Q 0 = 0000，当采用同步归零方式时其最后一个状态是 ① ，当采用异步归零方式时其最后一个状态是 ② 。
1. ① 11111 ② 1F
2. ① 真值表 ② 逻辑图 （可对调）
3. ①0,1
=+=+RS Q R S Q
n n ② n n Q T Q T + 4. ① A ② CD AB CD AB +?或
5. ① 3 ② 8
6. ① 1001 ② 1010
1.进制转换：（13.8125）10 = ① 2 ，（1F ）16 = ② 2。
2.公式定理：=+B A A ① ，=++BC C A AB ② 。
3.在组合逻辑电路中，当一个门电路同时输入两个向相反方向变化的互补信号时，可能出现 ① 现象；消除这种现象比较好的方法是 ② 。
4.代码与进制：（29）10的8421BCD 码是 ① BCD ，化成二进制数 = ② 2。
5.D 触发器的特性方程=+1
n Q
① ，JK 触发器的特性方程=+1n Q ② 。
6.最小项的相关定理：所有的最小项之和等于 ① ，任意两项最小项的与等于 ② 。 1. ① 1101.1101 ② 11111 2. ① A+B ②C A AB + 3. ① 竞争冒险 ② 修改逻辑设计增加冗余项 4. ① (0010 1001) ② 11101
5. ① D ②n n Q K Q J +
6. ① 1 ② 0
1.代码与进制：（29）10的8421BCD 码是 ① BCD ，化成八进制数= ② 8。
2.只考虑两个一位二进制数的相加而不考虑来自低位进位数的运算电路称为 ① 。
3.在优先编码器中，是优先级别 ① 的编码输入排斥其它优先级别次之的。
4.把D 触发器转换为T ’触发器的方法是 ① 。
5.利用 ① 法可以把集成计数器设计成初态不为零的计数器。
6.驱动共阳极七段数码管的译码器的输出电平为 ① 有效。
7.N 个触发器可以记忆 ① 种不同的状态。
8.时序逻辑电路按照其触发器是否有统一的时钟控制分为 ① 时序电路和 ② 时序电路。 9.最小项的特性是：所有的最小项之和等于 ① ，任意两项最小项的与等于 ② 。 10.74LS290的清零端是异步清零，则下图构成 ① 进制计数器。
1. ① (0010 1001) ② （35）
2. ① 半加器
3. ① 高
4. ① n
Q D = 5. ① 反馈置数法
6. ① 低电平有效
7. ① N
2 8. ① 同步 ② 异步 9. ① 1 ② 0 10.① 26 二、单项选择题
1.最小项ABCD 的逻辑相邻最小项是______。
第 3 页 共 16 页
A. ABCD
B. ABCD
C.ABCD
D.ABCD
2.若所设计的编码器是将31个一般信号转换成二进制代码，则输出应是一组N=______位的二进制代码。
A ．3 B. 4 C. 5 D. 6 3.时序逻辑电路中一定含______。
A. 触发器
B.组合逻辑电路
C.移位寄存器
D.译码器 4.在何种输入情况下，
“或非”运算的结果是逻辑0。______ A.全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1
5.同步时序逻电路和异步时序逻电路比较，其差别在于后者______。
A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与内部状态有关
6.某移位寄存器的时钟脉冲频率为100KHZ ，欲将存放在该寄存器中的数左移8位，完成该操作需要______时间。
A.10μS
B.80μS
C.100μS
D.800m s
7.没有置0功能的触发器是______。A.RS-FF B.JK-FF C.D-FF D.T-FF
8.一个4位二进制同步加法计数器用作分频器时，若计数脉冲的频率为=CP f 160KHZ ，现需要20KHZ 的信号，取自______。
A.0Q 端的信号
B.1Q 端的信号
C.2Q 端的信号
D.3Q 端的信号 9.采用共阳极数码管的译码显示电路如右图所示，若显示码数是4， 译码器输出端应为______。 A.a =b =e =“0”,b =c =f =g =“1” B.a =b =e =“1”,b =c =f =g =“0” C.a =b =c =“0”,b =e =f =g =“1” D.都不是
10. 8—3线优先编码器（74LS148）中，8条输入线0I ~7I 同
时有效时，优先级最高为7I 线，则012Y Y Y 输出线的性质是______。
1.(75)10的八进制数和8421BCD 码分别为
______。
A. (113)8 ，(01110101)BCD
B. (111)8 ，(01110101)BCD
C. (113)8 ，(11110111)BCD
D. (115)8 ，(01110101)BCD
2.已知逻辑函数： )( 1CD C B A Y ++=，则利用反演规则直接写出其反函数 =1Y ______。
A. ) ( ) (1D C BC A Y ++=
B. ) ( ) (1D C C B A Y ++=
A
B
C D
C. D C C B A Y ++= ) (1
D. ) ( ) (1D C C B A Y ++=
3.下列选项中不属于组合逻辑电路的是______。
A. 加法器
B. 数值比较器
C. 计数器
D. 编码器
4.逻辑函数：B ) D A (DE BE ABD BC A Y ++++= ，化简的结果是______。
A. B
B. B
C. 0
D. 1
5.8位的A/D 转换器，设参考电压为5V,当模拟端输入电压为2.5V 时，其转换的理论值D = ______。
A. (10000000)2
B. (1000000)2
C. (100000000)2
D. (1111111)2
6.如图所示的扭环形计数器，设初始状态为：0000，则可判断出它的有效循环状态数为______。
A. 6
B. 7
C. 8
D. 9
1.B A Y +=的标准与或式= ______。
A. B A
B. B A
C. B A B A +
D. AB B A B A ++ 2.下图所示为某组合逻辑电路的逻辑符号，若1EN 1,B 1,A ===，输出=______。
A. Z
B. 1
C. 0
D. B A ?
3.下列4种对RS 触发器的功能描述中，错误的是______。
A. 具有置“0”功能
B. 具有置“1”功能
C. 具有翻转功能
D. 具有保持功能 4.下列关于T 触发器的特性方程正确的是______。
A. n n Q Q =+1
B. T Q n =+1
C. n n Q T Q
⊕=+1
D. n
n Q Q =+1
5.集电极开路的两个集成门电路，将它们的输出端短接，实现的逻辑运算是______。
A. 或
B. 与
C. 非
D. 不能直接相连
6.8选1的数据选择器74LS151，其地址码的位数有______。
D. 8位
1.数字信号的特点是______。
A ．在时间上和幅值上都是连续的。
B ．在时间上是离散的，在幅值上是连续的。
第 5 页 共 16 页
C ．在时间上是连续的，在幅值上是离散的。
D ．在时间上和幅值上都是不连续的。 2.逻辑函数F A B =⊕ 和 G=A ⊙B 满足关系______相等。
A. F G =
B. F G '=
C. F G =
D. F G = 3.八选一的数据选择器，其地址输入端有______个。
A. 8
B. 2
C. 3
D. 4 4.要用n 位二进制数为N 个对象编码，必须满足______。
A. N = 2n
B. N ≥ 2n
C. N ≤ 2n
D. N = n 5.把一个六进制计数器与一个三进制计数器串联可得到______进制计数器。
A. 63
B. 36
C. 9
D. 18 6.下列逻辑电路中为时序逻辑电路的是______。
A.译码器
B. 加法器
C. 数码寄存器
D. 数据选择器 7.一位8421BCD 码计数器至少需要______个触发器。
A. 3
B. 4
C. 5
D. 10 8.十六路数据选择器，其地址输入端有______个。
A. 16
B. 2
C. 4
D. 8
9.利用集成计数器的同步清零功能构成N 进制计数器时，反馈的二进制代码的数是______。
A. 2N
B. N
C. N-1
D. N+1
10.要使或非门构成的基本RS 触发器的输出Q 从1变成0，它的输入信号RS 应为______。
A. 00
B. 01
C. 10
D. 无法确定
三、化简下列函数为最简函数（每小题5分，共15分）
1.用公式法将逻辑函数Y AB BD DCE AD =+++化为最简与或表达式。
2.用卡诺图化简函数：(,,,)(2,3,4,5,6,7,12,13)(10,11,14,15)F A B C D m d =
+∑∑。
3.用卡诺图法化简：C B A CD B A D A B A D C AB Y ++++=。 1．将逻辑函数 D A DCE BD B A Y
+++=化为最简与或表达式。 解：DCE D A AD BD B A Y ++++= =D B A DCE D BD B A +=+++ 2. 用卡诺图化简逻辑函数∑∑+=)15,14,11,10()13,12,7,6,5,4,3,2(),,,(d m D C B A F
解：
由卡诺图得最简逻辑表达式为: C B D C B A F +=),,,( 3. 用卡诺图法化简：C B A CD B A D A B A D C AB Y ++++= 解：
由卡诺图得最简逻辑表达式为: D A B A C A D C B A F ++=),,,(
三、化简下列函数为最简函数
1.用公式法证明等式A B A B A AB +++B =1成立。
2.化简()()Y ABD ABCD BCD AB C B D =+++++为最简与或形式（方法不限）。
3.用卡诺图法化简函数∑∑+=）、、、（）、、、、、、
）、、、131263151197542((d m D C B A Y 1、证明：A B A B A AB +++B =1=+
A A
2、()()Y ABD ABCD BCD AB C B D =+++++
=D C B C B D C A C B A CD B D C B A D B A ++++++ =D B C B +
3、用卡诺图法化简函数∑∑+=
）、、、（）、、、、、、
）、、、131263151197542((d m D C B A Y C A AD B A Y ++=
三、化简及变换
1.写出：C A AB C B A F Y +==),,(的最小项和的形式（最后结果用最小项编号的形式表示）
2.用卡诺图法化简逻辑函数：C B A D C A C B CD B Y +++=
3.用卡诺图法化简逻辑函数：∑∑
+=d m
D C B A F )15,14,12,10,9,5,3()8,7,1(),,,(
AB CD 00 01 11 10 10 11 01
00
1 1 1 1 Х
1 1
1
Х Х
Х AB CD 00 01 11 10
10
11 01 00 1 1
1 1 1
1 1
1
第 7 页 共 16 页
1． 2. 3．
四、分析与设计：
1.试分析图示由1位全加器及与或门组成的电路，写出其输出F 的方程式，并分析其功能。
1、解：全加器进位端CO 的真值表如下：
得：BC AC AB CO ++=
ABC D BC AC AB ABC D CO F +++=+?=)( 则，F 的卡诺图为
或F 的真值表为：
AB CD 00
01 11
10
10
11 01
00 1 1
1 1 1
C A AB A ,B ,C F Y +==) ( BC
A C
B A AB
C C AB +++=3176m m m m +++=()
∑=m 7 , 6 , 3 , 1)
()(B B C A C C AB Y +++=C
B A D B A
C B Y ++=D
A D A Y +=0
) 15 , 14 , 12 , 10 , 9 , 5 , 3 ( =∑d
0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0
1
1
1
1
1
1
1
1
1
由上面知道，F 为多数（四个中，三个赞同为多数）表决电路。
2.试用一片3-8线译码器SN74LS138（如下图所示）及必要的门电路实现3变量逻辑函数
∑==)7,6,5,1()(m ABC f Y 。
2、解：取变量统一，即令A A =2，B A =1，C A =0 则有：1567()(1,5,6,7)m
Y ABC Y Y Y Y =
=???∑
3.试用下图所示同步二进制加法计数器74LS161构成9进制计数器。74LS161的功能表如下表所示。
3、解：方法1：采用异步归0法，并设初态00000123=Q Q Q Q 。
a) 写出N S 状态的二进制代码
10019==S S N 求归0函数式
第 9 页 共 16 页
03Q Q CR =
b) 画连线图：
0D ~3D 的接法可任意。
方法2：采用同步置数法，并设初态00000123=Q Q Q Q 。
（1）写出1-N S 状态的二进制代码
10008191===--S S S N （2）求置数（0）函数式 3Q LD = （3）画连线图
4.一个数字电路小系统如下图所示。它由时序电路和组合电路两部分（两虚线框）组成，F 是输出端，图中的组合电路的真值表如下表所示。 （1）说明图中组合电路的电路名称；
（2）分析时序电路，画出状态转换图，并说明其逻辑功能；
（3）已知时钟脉冲CP 的波形如下图所示，现给定输入信号01103210=D D D D 不变，试画出输出端F 与CP
信号的对应波形。假设触发器的初始状态均为“1”。
表：
4、解：（1）为4选一多路数据选择器。 （2）时序电路的状态方程为
（3）经过六个脉冲010*********==D D D D D F
A 0
A 2
第 11 页 共 16 页
三、综合题（第小题10分，共30分）
1.用公式法把下列逻辑表达式化简成最简与或式： （1）B D A DE BE ABD BC A Y )(++++= （2）CD B A C B C A AB Y +++=
2.用卡诺图法把下列逻辑表达式化简成最简与或式： （1）BCD C B D B A B A D C B A Y ++++= （2）(,,,)(0,1,2,8,9)(10,11,12,13,14,15)F A B C D m d =
+∑∑
3.下图所示为D 触发器和门电路的连线图，求：（1）写出1
+n Q D 、的逻辑表达式（2）根据给定的已知波形画
出D 和Q 端的波形，设Q 初始状态为0。
1．（1） （2）CD B A C B C A AB Y +++=
C
AB C AB AB B A C AB C B C A AB AD C B C A AB +=+=++=++=+?++=)()
1(
2．（1）BCD C B D B A B A D C B A Y ++++=（2）
D 0
D 1
D 3
D 2
D
D
B C B Y +=
3．（1） B A D ?= （2） B A D Q n ?==+1
↑CP
四、综合题
1.下图所示的触发器，求：（1）写出1
+n Q 的表达式、时钟条件（2）根据给定的已知波形画出Q Q 、的波形图，
设初始状态为0。
2.下图所示的组合逻辑电路图，求：（1）写出Y 的逻辑表达式（2）若要用与非门实现，求Y 的与非-与非表达
式（3）画出由与非门构成的逻辑图。
3.用4选1的数据选择器74LS153实现组合逻辑函数：AC BC AB F ++=,求：（1）写出F 的最小项和的形式
（2）写出4选1数据选择器输出Y 的函数表达式（3）确定函数变量与地址码的对应关系（4）画出正确的连线图。
4.用74LS90构成六进制计数器，已知74LS90的置9和清0控制信号均为高电平有效，异步方式。求：（1）写
出归零表达式R 0A = R 0B =?（2）设初始状态为“0000”， 画出该计数器的状态图（3）画出正确的电路连线图。
D
C B
D D A Y ++=0
) 15 14 13 , 12 11 10 ( =∑
d
，，，
，
第 13 页 共 16 页
5.如图所示的异步时序逻辑电路，设初始状态Q 1Q 0 = 00，求：（1）时钟方程、Q 0n+1 、Q 1n+1的方程式（2）状态
表、状态图（3）已知CP 画出Q 0、Q 1的波形。
四、综合题
1．（1） （2） D Q n =+1
，CP 上升沿有效
2．（1） （3）
（2） 3.（1）
（2）
（3）令 A1 = A, A0 = B
则 D0 = 0 D1 =D2 = C
D3 = 1
AB
AC BC Y ++= AB AC BC Y ??
=ABC
C AB C B A BC A F +++=0
130********A A D A A D A A D A A D Y +++=0
1?+?+?+?=B A AB C B A C B A F AB
D B A D B A D B A D Y 3210+++
=
4. （1）
异步归零方式: N=6
则最后一个状态为S N = S 6 =0110 = Q 3Q 2Q 1Q 0 R 0A = R 0B = Q 2Q 1
（2） 0000 0001 0010 0011
0110 0101 0100 说明：0110时为瞬间归零
5.（1） CP0 = CP CP1 = Q0 （3） J0 = K0 =1；J1= K1= 1
n n n Q K Q J Q
+=+1
n
n Q Q 01
=+，CP 的下降沿
n
n Q Q 11
1
=+，Q0的下降沿
（2）状态表
状态图：Q1Q0
四、分析设计题
1.下图所示为某组合逻辑电路的连线图，求：（1）写出输出Y 的逻辑表达式，并化成最简与或式（2）列出真值表，并说明该组合逻辑电路实现的功能。
第 15 页 共 16 页
2.用三-八译码器74LS138和与非门实现组合逻辑函数AC BC AB Z ++=3，要求写出解题过程并画出最后的电路图。
3.下图所示为某时序逻辑电路，求：（1）写出它的驱动方程、特性方程、状态方程（2）列出状态转换表（3）画出状态图并说明它是几进制计数器
4.利用集成四位二进制计数器74161的同步置数功能构成十二进制计数器，要求写出解题过程，并画出最后的电路图。
四、分析设计题（每小10分，共40分）
1．（1） （2）
功能：同1出1，不同出0——同或 （注：表达式写错，后面根据错误表示式继续完成的可酌情得一半的分数。）
3．（1）↓==CP CP CP 10 ，1,,1,101010====K Q J K Q J n
n n
n n n
n n
n
n n n
n Q Q Q Q Q Q K Q J Q Q K Q J Q 011
1
0100001
01,==+=?+=+++
（2）
（3） 该时序电路为3进制计数器，能自启动 4．
数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器 的Q 和Q1的表达式，并画出其波形。 图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；
⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2ABCF 2求： （1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解： （1）化简该 函数为最简与或式： 解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分 分 分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分 分分分
填对卡诺图圈对卡诺图-----------2分 由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分 （2）画出用两级与非门实现的最简与或式电路图： 则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6． 方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）
数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。） 1、逻辑电路可以分为 组合逻辑电路 电路和 时序逻辑电路 电路。 2、数字电路的基本单元电路是 门电路 和 触发器 。 3、数字电路的分析工具是 逻辑代数（布尔代数） 。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （10010 ）8421BCD 6、数字电路中的最基本的逻辑运算有 与 、 或 、 非 。 7、逻辑真值表是表示数字电路 输入和输出 之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的 或门 。 9、表示逻辑函数的4种方法是 真值表 、 表达式、 卡诺图 、 逻辑电路图 。 其中形式惟一的是 真值表 。 10、对于变量的一组取值，全体最小项之和为 1 。 11、对于任意一个最小项，只有一组变量的取值使其值为 1 ，而在变量取其他各组值时 这个最小项的取值都是 0 。 12、对于变量的任一组取值，任意两个最小项之积为0。 13、与最小项ABC 相邻的最小项有C AB 、C B A 、BC A 。 14、组合逻辑电路的特点是 输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件） 。 15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T ’。 16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路 两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含 驱动方程 、 输出方程 、 状态方程 ）、 状态图 、 状态表 、 时序图 。 18、（251）10 =（）2 =（FB ）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为 RAM 和 ROM 。 21、RAM 可分为 动态RAM 和 静态RAM 。 22、存储器以 字 为单位组织内部结构，1个字含有 若干 个存储单元。1个字中所含的位数（即存储单元的个数）称为字长。字数与字长的乘积表示存储器的 容量 。字数决定 存储器的地址线的颗数 ，字长决定 存储器的数据线的颗数 。
数字电路复习题及答案
数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。）1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。 2、数字电路的基本单元电路是门电路和触发器。 3、数字电路的分析工具是逻辑代数（布尔代数）。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （0001000000010010 ）8421BCD 6、数字电路中的最基本的逻辑运算有与、或、非。 7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的或门。 9、表示逻辑函数的4种方法是真值表、表达式、卡诺图、逻辑电路图。 其中形式惟一的是真值表。 10、对于变量的一组取值，全体最小项之和为
1。 11、对于任意一个最小项，只有一组变量的取值 使其值为1，而在变量取其他各组值时 这个最小项的取值都是0。 12、对于变量的任一组取值，任意两个最小项之 积为0。 13、与最小项ABC相邻的最小项有C A。 AB、C B A、BC 14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。 15、按电路的功能分，触发器可以分为RS、JK、 D、T、 T’。 16、时序电路可分为同步时序逻辑电路和异步时序逻辑电路两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含驱动方程、输出方程、 状态方程）、状态图、状态表、时序图。 18、（251）10 =（11111011）2 =（FB）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为
《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
数字电子技术练习题及答案 一、填空题 1、(238)10＝( )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（ 最小项 ）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。 26、触发器又称为双稳态电路，因为它具有（ 两个 ）稳定的状态。 27、根据逻辑功能不同，触发器可分为（ RS 触发器 ）、（ D 触发器 ）、（ JK 触发器 ）、（ T 触发器 ）和（ T ’触发器 ）等。根据逻辑结构不同，触发器可分为（ 基本触发器 ）、（ 同步触发器 ）和（ 边沿触发器 ）等。 28、JK 触发器在JK ＝00时，具有（ 保持 ）功能，JK ＝11时；具有（ 翻转 ）功能；JK ＝01时，具有（ 置0 ）功能；JK ＝10时，具有（ 置1 ）功能。 29、JK 触发器具有（ 保持 ）、（ 置0 ）、（ 置1 ）和（ 翻转 ）的逻辑功能。D 触发器具有（ 置0 ）和（ 置1 ）的逻辑功能。RS 触发器具有（ 保持 ）、（ 置0 ）和（ 置1 ）的逻辑功能。 T 触发器具有（ 保持 ）和（ 翻转 ）的逻辑功能。T ’触发器具有（ 翻转 ）的逻辑功能。 30、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP 信号（ 上升沿或下降沿 ）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。 31、基本RS 触发器的特性方程是（ n n Q R S Q +=+1 ）；其约束条件是（ 0=RS ）。JK 触发器的特性方程是（ n n n Q K Q J Q +=+1 ）；D 触发器的特性方程是（ D Q n =+1 ）；T 触发器的特性方程是（ n n n Q T Q T Q +=+1 ）； T ’触发器的特性方程是（ n n Q Q =+1 ）。
数字电子技术试卷(1) 一．填空（16） 1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。 2．是8421BCD 码，其十进制为 861 。 3．逻辑代数的三种基本运算是 与 ， 或 和 非 。 4．三态门的工作状态是 0 ， 1 ， 高阻 。 5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。 6．施密特触发器的主要应用是 波形的整形 。 7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为 。 8．实现A/D 转换的主要方法有 ， ， 。 三．化简逻辑函数（14） 1．用公式法化简- - +++=A D DCE BD B A Y ，化为最简与或表达式。 解；D B A Y +=- 2．用卡诺图化简∑∑= m d D C B A Y ），，，，（）＋，，，， （84210107653),,,(，化为最简与或表达式。 四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。（15） 解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。 五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)
解；（1）AQ Q Q n +=- +1 ， （2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。（15） 七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。（15）
《数字逻辑电路》习题参考答案 一、单项选择题 1．下列四个数中最大的数是( ) A.(AF)16 B.0)8421BCD C.(10100000)2 D.(198)10 2．将代码(10000011)8421BCD转换成二进制数为（） A.(01000011)2 B.(01010011)2 C.(10000011)2 D.1)2 3．N个变量的逻辑函数应该有最小项（） A.2n个 B.n2个 C.2n个 D. (2n-1)个 4．下列关于异或运算的式子中，不正确的是( ) A⊕=0 A.A⊕A=0 B.A C.A⊕0=A D.A⊕1=A 5．下图所示逻辑图输出为“1”时，输入变量（） ABCD取值组合为 A．0000 B．0101 C．1110 D．1111 6．下列各门电路中，( )的输出端可直接相连，实现线与。 A.一般TTL与非门 B.集电极开路TTL与非门 C.一般CMOS与非门 D.一般TTL或非门 7．下列各触发器中，图( )触发器的输入、输出信号波形图如下图所示。 8．n位触发器构成的扭环形计数器，其无关状态数有( )个。 A.2n-n B.2n-2n C.2n D.2n-1
9．下列门电路属于双极型的是( ) A.OC 门 B.PMOS C.NMOS D.CMOS 10．对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为( ) A.RS=X0 B.RS=0X C.RS=X1 D.RS=1X 11．下列时序电路的状态图中，具有自启动功能的是( ) 12．多谐振荡器与单稳态触发器的区别之一是( ) A.前者有2个稳态，后者只有1个稳态 B.前者没有稳态，后者有2个稳态 C.前者没有稳态，后者只有1个稳态 D.两者均只有1个稳态，但后者的稳态需要一定的外界信号维持 13．欲得到D 触发器的功能，以下诸图中唯有图（ ）是正确的。 14．时序逻辑电路的一般结构由组合电路与（ ）组成。 A ．全加器 B ．存储电路 C ．译码器 D ．选择器 15．函数F=B A +AB 转换成或非－或非式为（ ） A.B A B A +++ B.B A B A +++ C.B A B A + D. B A B A +++ 16．图示触发器电路的特征方程Q n+1 =（ ） A.T n Q +n Q T B.Q T +TQ n C.n Q
太原科技大学 数字电子技术 课程试卷 B 卷 一、单选题（20分，每小题1分）请将本题答案全部写在下表中 1、8421BCD 码10000001转化为十六进制数是( )。 A 、15 B 、51 C 、81 D 、18 2、n 位二进制数的反码或其原码，表示的十进制数是( )。 A 、21n - B 、2n C 、1 2n - D 、2n 3、TTL 与非门多余输入端的处理是( )。 A 、接低电平 B 、任意 C 、 通过 100W 电阻接地 D 、通过 100k W 电阻接地 4、OD 非门在输入为低电平（输出端悬空）情况下，输出为( )状态。 A 、高电平 B 、低电平 C 、开路 D 、不确定 5、与()Y A B A =e e 相等的逻辑函数为（ ）。 A 、Y B = B 、Y A = C 、Y A B =? D 、Y A B =e 6、下列(,,)F A B C 函数的真值表中1Y =最少的为( )。 A 、Y C = B 、Y AB C = C 、Y AB C =+ D 、Y BC C =+ 7、( )是组合逻辑电路的特点。 A 、输出仅取决于该时刻的输入 B 、后级门的输出连接前级门的输入 C 、具有存储功能 D 、由触发器构成 8、半加器的两个加数为A 和B ，（ ）是进位输出的表达式。 A 、AB B 、A B + C 、AB D 、AB 9、欲使JK 触发器1 n Q Q +=，J 和K 取值正确的是（ ）。 A 、,J Q K Q == B 、J K Q == C 、0J K == D 、,1J Q K == 10、字数为128的ROM 存储器存储容量为1204位，字长为（ ）位，地址线为（ ）根。 A 、8，8 B 、8，7 C 、4，7 D 、4，8 11、一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。 A 、0000 B 、0001 C 、0011 D 、0010 12、要用1K×8的RAM 扩展成8K×16的RAM ，需选用( )译码器。 A 、 3线-8线 B 、2线-4线 C 、1线-2线 D 、4线-16线
数字电子技术基础考题 」、填空题：（每空3分，共15分） 辑表达式 ）和（ 卡诺图 路，称为全加器。 等° 17. 根据不同需要，在集成计数器芯片的基础上，通过采用 进位输出置最小数法 等方法可以实现任意进制的技术器。 18. 4. 一个JK 触发器有_2_个稳态，它可存储_J — 位二进制数。 19. 若将一个正弦波电压信号转换成 同一频率的矩形波，应采用 多谐振荡器 _______ 电路。 20. __________________________________________ 把JK 触发器改成T 触发器的方法是J=k=t __________________________________________________ 。 21. N 个触发器组成的计数器最多可以组成 _^n 进制的计数 器。 1逻辑函数有四种表示方法，它们分别是（ 真值表 ）、（ 逻辑图 2. 将2004个“ 1 ”异或起来得到的结果是（ 3. 由555定时器构成的三种电路中, ）和（ 是脉冲的整形电路。 4. TTL 器件输入脚悬空相当于输入（ 电平。 5. 基本逻辑运算有：（and not ）和（or ）运算。 6. 采用四位比较器对两个四位数比较时, 先比较 最咼 位。 7. 触发器按动作特点可分为基本型、 （同步型 主从型 ）和边沿型; 如果要把一宽脉冲变换为窄脉冲应采用 积分型单稳态 触发器 9. 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 TTL ）电路和 CMOS ）电路。 10. 施密特触发器有（ 2 ）个稳定状态?，多谐振荡器有（0 ）个稳定状态。 11.数字系统按组成方式可分为 功能扩展电路、功能综合电路 两种; 12?两二进制数相加时，不考虑低位的进位信号是 加器。 13?不仅考虑两个 本位 .相加，而且还考虑来自 低位进位 _______ 相加的运算电 14.时序逻辑电路的输出不仅和 该时刻输入变量的取值 有关，而且还与_电路原来 的状态 有关。 15?计数器按CP 脉冲的输入方式可分为 同步计数器和 异步计数器。 16?触发器根据逻辑功能的不同，可分为 rs jk 反馈归零法 置数法
《数字电子技术基础》复习题 一.选择填空题（以下每小题后均给出了几个可供选择的答案，请选择其中一个最合适的答案填入空格中） 1.处理 b 的电子电路是数字电路。 （a）交流电压信号（b）时间和幅值上离散的信号 （c）时间和幅值上连续变化的信号（d）无法确定 2.用不同数制的数字来表示2004，位数最少的是 d 。 （a）二进制（b）八进制（c）十进制（d）十六进制 3.最常用的BCD码是 b 。 （a）5421码（b）8421码（c）余3码（d）循环码 4.格雷码的优点是 c 。 （a）代码短（b）记忆方便（c）两组相邻代码之间只有一位不同（d）同时具备以上三者 5.两个开关控制一盏灯，只有两个开关都闭合时灯才不亮，则该电路的逻辑关系是 a 。 （a）与非（b）或非（c）同或（d）异或 6.已知F=ABC+CD，选出下列可以肯定使F=0的取值 d （a）ABC=011 （b）BC=11 （c）CD=10 （d）BCD=111 7.2004个1连续异或的结果是 a 。 （a）0 （b）1 （c）不唯一（d）逻辑概念错误 二、填空题（请在空格中填上合适的词语，将题中的论述补充完整）
1.5的5421BCD码是0101 这个是8421码的。 2.逻辑表达式中，异或的符号是⊕，同或的符号是⊙。 3.逻辑函数常用的表示方法有真值表、逻辑函数式、逻辑图和卡诺图。 4.用代数法化简逻辑函数需要一定的经验和技巧，不容易确定化简结果是否是最简。 5.用卡诺图化简逻辑函数，化简结果一般是最简与－或式。 一.选择填空题（以下每小题后均给出了几个可供选择的答案，请选择其中一个最合适的答案填入空格中） 1.实体（ENTITY）描述一个设计单元的 C D 的信息。 （a）行为、元件及连接关系（b）元件、子程序、公用数据类型（c）名称和端口的引脚等（d）可编译的设计单元 2.结构体（ARCHITECTURE）用于描述设计单元的 A D 。 （a）行为、元件及连接关系（b）元件、子程序、公用数据类型（c）名称和端口的引脚等（d）可编译的设计单元 3.在VHDL语言中，ARCHITECTURE中的语句都是 B 执行的语句。 （a）顺序（b）并行（c）即可顺序也可并行（d）无法确定4.在VHDL程序设计中，下面4个部分， C 不是可编译的源设计单元。 （a）ARCHITECTURE （b）ENTITY （c）PROCESS （d）PACKAGE
第一章绪论练习题 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码2．以下代码中为恒权码的为。 A.8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码3．一位十六进制数可以用位二进制数来表示。 A. １ B. ２ C. ４ D. 16 4．十进制数25用8421BCD码表示为。 A.10 101 B.0010 0101 C.100101 D.10101 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256） 10 B.（127） 10 C.（FF） 16 D.（255） 10 6．与十进制数（53.5） 10 等值的数或代码为。 A.(0101 0011.0101) 8421BCD B.(35.8) 16 C.(110101.1) 2 D.(65.4) 8 7．矩形脉冲信号的参数有。 A.周期 B.占空比 C.脉宽 D.扫描期8．与八进制数(47.3) 8 等值的数为： A.(100111.011) 2B.(27.6) 16 C.(27.3) 16 D.(100111.11) 2 9. 常用的BC D码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强11．把10010110 B二进制数转换成十进制数为（） A. 150 B. 96 C.82 D. 159 12．将4FBH转换为十进制数( ) A. 011101110101B B. 011100111011B C. 010********* D. 100010000101 13．将数1101.11B转换为十六进制数为（） A.D.CH B. 15.3H C. 12.EH D. 21.3H 14．将十进制数130转换为对应的八进制数： A.202 B. 82 C. 120 D. 230
数字电子技术练习题及 答案 TPMK standardization office【 TPMK5AB- TPMK08- TPMK2C- TPMK18】
数 字电子技术练习题及答案 一、填空题 1、(238)10＝( 11101110 )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（ 最小项 ）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。
D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8
第一章数字电路基础 第一部分基础知识 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 2．以下代码中为恒权码的为。 A.8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 3．一位十六进制数可以用位二进制数来表示。 A.１ B.２ C.４ D. 16 4．十进制数25用8421BCD码表示为。 A.10 101 B.0010 0101 C.100101 D.10101 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256）10 B.（127）10 C.（FF）16 D.（255）10 6．与十进制数（53.5）10等值的数或代码为。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)8 7．矩形脉冲信号的参数有。 A.周期 B.占空比 C.脉宽 D.扫描期 8．与八进制数(47.3)8等值的数为： A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)2 9.常用的B C D码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 二、判断题（正确打√，错误的打×） 1. 方波的占空比为0.5。（） 2. 8421码1001比0001大。（） 3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（） 4．格雷码具有任何相邻码只有一位码元不同的特性。（） 5．八进制数（18）8比十进制数（18）10小。（） 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（）
第二章 2.2 证明下列异或运算公式 （1）A 0A =⊕ 证明： 左侧0A 0A ?+?= A = 得证 （2）A 1A =⊕ 证明： 左侧1A 1A ?+?= A = 得证 （3） 0A A =⊕ 证明： 左侧A A A A ?+?= 0= 得证 （4）A A A =⊕ 证明： 左侧A A A A ?+?= A = 得证 （5）B A B A ⊕=⊕ 证明： 右侧B A B A ?+?= B A B A ?+?= B A ⊕= 得证 (6) )C B (A C )B A (⊕⊕=⊕⊕ 证明： 等式右侧)C B (A ⊕⊕= )C B C B (A +⊕=
)C B C B (A )C B C B (A +++= C B A C B A )C B C B (A ++?= C B A C B A )C B )(C B (A ++++= C B A C B A )C C C B BC B B (A +++++= C B A C B A C B A A B C +++= C )B A AB (C )B A B A (+++= C )B A (C )B A (⊕+⊕= （将看成一个整体)B A (⊕，用M 来表示 C M C M += C M ⊕= 再替换M ，则） C )B A (⊕⊕= 得证 2.3 用逻辑代数法将下列逻辑函数式化简为最简与或表达式 （1）L=AB(BC+A) 解：L=AB(BC+A) =ABC+AB =AB(C+1) =AB (2) L=B B A B A ++ 解：L=B B A B A ++ =B A B A )1(++ =B B A + =B B A ++ A =A+B (3) C B B C B C A A B C A L ++++= 解：C B B C B C A A B C A L ++++=
数字电路练习题第一部分门电路 一、填空题 1. 数字集成电路按开关元件不同，可分为TTL集成电路和CMOS集成电路两大类。 2. 数字电路中的三种基本逻辑门电路是与门、或门、非门。 3.三态门是在普通门的基础上增加控制电路构成的，它的三种输出状态是高电平、低电平和高阻态。 4. 与门、与非门的闲置输入端应接高电平；或门、或非门的闲置输 入端应接低电平。 5. 图1所示三态门在1 EN=时，Y的输出状态是高阻态。 6. 利用TTL与非门实现输出线与应采用OC 门，实现总线传输应采用三态门。 7. 图2为几种常见逻辑门电路的逻辑符号，试分别写出其名称和逻辑表达式。 名称逻辑表达式名称 （a）与门（b）非门 （c）与非门（d）或非门 8. 系称为或逻辑关系。 二、选择题 1. 下列几种逻辑门中，能用作反相器的是 C 。 A. 与门 B. 或门 C. 与非门 2. 下列几种逻辑门中，不能将输出端直接并联的是 B 。 A. 三态门 B. 与非门 C. OC门 3. TTL与非门的输入端在以下四种接法中，在逻辑上属于输入高电平的是 C 。 A. 输入端接地 B. 输入端接同类与非门的输出电压0.3V C. 输入端经10kΩ电阻接地 D. 输入端经51Ω电阻接地 4. TTL与非门的输入端在以下4种接法中，在逻辑上属于输入低电平的是 D 。 A. 输入端经10kΩ电阻接地 B. 输入端接同类与非门的输出电压3.6V C. 输入端悬空 D. 输入端经51Ω电阻接地 5. 逻辑电路如图3所示，该电路实现的逻辑关系为 C 。 A. Y AB = B. Y AB = C. Y AB = D. Y A B =+ 6. 图4为TTL逻辑门，其输出Y为 D 。 A. AB C + B. A BC + C. A B C ++ D. AB EN Y A B 图1 填空题5用图＆ A B Y (a) Y A B Y A (d) (c) 图2 填空题7用图 (b)
数字电路模拟题（答案附后） 注：此为上次考试模拟卷和答案，与本次模拟卷题目相同，但顺序不同，以此卷做参考。 一、 1、数制转换（其中B表示二进制，D表示十进制，H表示十六进制） （1）（10110）B=( )D （2）（0.1011）B=( )D （3）（3B）H=( )D (4) (0.35) H=（）D (5) (0.34)D=（）H=( )B (6) (1011.101) B=( )D (7) (3F) H =( )D (8) (0.8125) D=( )B (9) (173) D=( )H (10) (0101.0110)B=( )D (11) (8FA.C6)=( )B (12) (0.35 )H = ( )D (13) (73)D =( )H 2、利用逻辑代数的基本公式和常用公式化减下列各式 3、指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线？ 4、设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？ 二、如图所示为由NMOS管构成的逻辑电路。试写出其逻辑表达式并说明它是什么逻辑电路？ 三、双互补对与反相器引出端如图所示，试连接成3输入端或非门。
四、试分析如图所示逻辑电路的功能，写出逻辑表达式和真值表。 1、 2、 3、 五、1、试用三个3输入端与门，一个或门和非门实现语句“A>B”,A和B均为两位二进制数。 2、试用三个3输入端与门，一个或门和数个非门实现语句“A>B”,A和B均为两位二进制数。 3、分别写出同步RS、T触发器的特性表和特性方程。 4、用2输入与非门和反相器设计一个三位的奇偶校验器，即当3位数中有奇数个1时输出为1，否则输出为0。 六、电路如图所示，写出驱动方程、状态方程、列出状态表、画出状态图，并确定逻辑功能。 1、
数字电路习题及参考答案2 单项选择题 1.下列电路属于组合逻辑电路的是（）。 A、全加器 B、寄存器 C、计数器 D、触发器 答案：A 2.若所设计的编码器是将 31 个一般信号转换成二进制代码，则输出应是一组 N=（）位的二进制代码。 A、3 B、4 C、5 D、6 答案：C 3.对TTL与非门多余输入端的处理，不能将它们（）。 A、与有用端连在一起 B、悬空 C、接高电平 D、接地 答案：D 4.如果要判断两个二进制数的大小或相等，可以使用（）电路。 A、译码器 B、编码器 C、数据选择器 D、数据比较器 答案：D 5.主从JK触发器是在（）。
A、CP下降沿触发 B、CP上升沿触发 C、CP=1的稳态下触发 D、与CP无关 答案：A 6.当优先编码器的几个输入端（）出现有效信号时，其输出端给出优先权较 高的输入信号的代码。 A、同时 B、先后 C、与次序无关 答案：A 7.多位数值比较器比较两数大小顺序是（）。 A、自高而低 B、自低而高 C、两种顺序都可以 D、无法判断 答案：A 8.在大多数情况下，对于译码器而言（）。 A、其输入端数目少于输出端数目 B、其输入端数目多于输出端数目 C、其输入端数目与输出端数目几乎相同 答案：A 9.将BCD代码翻译成十个对应的输出信号的电路有（）个输入端。 A、3 B、4 C、5 D、6 答案：B 10.下列选项不能消除竞争冒险的是（）。
A、接入滤波电容 B、引入选通脉冲 C、改变输入信号 D、修改逻辑设计 答案：C 11.同步触发器的同步信号为零时，现态为1，次态为（）。 A、无法确定 B、0 C、1 D、以上说法都不对 答案：C 12.对同一逻辑门电路，分别用正逻辑与负逻辑表示，则满足（）关系。 A、对偶 B、互非 C、相等 D、无任何关系 答案：A 13.由与非门构成的基本R、S触发器输入端，则约束条件为（）。 A、RS=1 B、R+S=0 C、RS=0 D、R+S=1 答案：C 14.下列电路中，不属于组合逻辑电路的是（）。 A、译码器 B、计数器 C、编码器 D、数据分配器 答案：B