硬件减扩容流程
整理：万立波
一、减容流程
1.根据先期了解的情况到达站点并确认所需减容的硬件位置及配置情况（察看基站硬件ID
和硬件槽位的对应关系，记录需要减容的硬件槽位和TRE ID号）。
2.连上BTS NEM
点击进入如下界面
3.将所需替换硬件Disable掉（11版对硬件的操作可直接选中硬件然后右键选择操作，此
过程也可通知机房做）。
4.在BTS NEM窗口中选择：Configuration -> Hardware Settings ... -> Begin HW
Modification，
等待片刻。
5.带上防静电手环。拔除相关载频的射频连电缆（注意记录射频电缆的位置，以备失败倒
回之用）,拔出故障载频。
6.在BTS NEM窗口中选择：Configuration -> HW Settings ... -> Remove HW稍后将会出
现刚才拔除的硬件，如图所示，并使用[ >> ] 或[ > ]将需要减掉的载频导入到右边框内。
点击OK，等待消息框直到出现：Remove Hardware... success.字样
7.在BTS NEM窗口中选择：Configuration -> HW Settings ... -> End HW Modification结
束配置。出现如下提示框确点击【Yes】确认接受配置。
等待时间约为5-10分钟（视载频数量而定）。稍后会触发硬件AUDIT并可查看最终结果。
8.自动弹出stop commission窗口，点击【OK】。
稍等片刻。
9.自动弹出是否保存信息窗口，可点击【NO】选择不保存，也可点击【Yes】然后指定路
径保存信息。
二、扩容流程
1.确定需要扩容的硬件所在扇区，如果是扩载频确定需要连接的耦合器。
10.在BTS NEM窗口中选择：Configuration -> Hardware Settings ... -> Begin HW
Modification，
等待片刻。
2.插入硬件，注意对好槽道后再水平推入，不能野蛮用力，否则会损坏背板。（如果是扩
载频要记得把载频面板上的电源开关按到Enable）连接好射频电缆，稍等片刻进行下一步。
注意：如果是需要扩扇区，需完成以下3、4步，如果是只扩载频可跳过3、4步直接进入第5步。
3.如果是扩耦合器，在在BTS Commissioning窗口中选择菜单Configuration -> BTS
Commissioning，
4.在BTS Commissioning窗口中点击Edit Sector Mapping后面的【Start】出现如下对话
框编辑扇区
根据实际配置填好扇区编号及选择是否需要使用电桥，最后点击【OK】完成扇区编辑。
5.在BTS Commission窗口中选择Hardware check，进行替换后硬件的检查，正常情况下
硬件应当无任何故障告警，Check Result栏显示OK。
6.确认无误后，在BTS NEM窗口中选择菜单：Configuration -> HW Settings ... -> End HW
Modification。如下"End Hardware Modification Confirmation"窗口出现
选择YES，等待时间约为5-10分钟（视载频数量而定）。稍后会触发硬件AUDIT并可查看最终结果。
7.自动弹出stop commission窗口，点击【OK】。
稍等片刻。
8.自动弹出是否保存信息窗口，可点击【NO】选择不保存，也可点击【Yes】然后指定路
径保存信息。
11.在主窗口中点击图标，显示硬件模块以及SBL的状态。替换完成后必须保证各
类硬件无告警。
12.如果硬件处于OPR状态可以对其做INIT操作，使其恢复工作状态。
注意：以上所有操作不宜做得太快，每个操作作完稍做等待再做下一步操作。硬件更换
流程可参照以上流程先做减容再做扩容。切记不要直接更换，造成数据混乱。
献给那些刚开始或即将开始设计硬件电路的人。时光飞逝，离俺最初画第一块电路已有3年。刚刚开始接触电路板的时候，与你一样，俺充满了疑惑同时又带着些兴奋。在网上许多关于硬件电路的经验、知识让人目不暇接。像信号完整性，EMI，PS设计准会把你搞晕。别急，一切要慢慢来。 1)总体思路。 设计硬件电路，大的框架和架构要搞清楚，但要做到这一点还真不容易。有些大框架也许自己的老板、老师已经想好，自己只是把思路具体实现;但也有些要自己设计框架的，那就要搞清楚要实现什么功能，然后找找有否能实现同样或相似功能的参考电路板(要懂得尽量利用他人的成果，越是有经验的工程师越会懂得借鉴他人的成果)。 2)理解电路。 如果你找到了的参考设计，那么恭喜你，你可以节约很多时间了(包括前期设计和后期调试)。马上就copy?NO，还是先看懂理解了再说，一方面能提高我们的电路理解能力，而且能避免设计中的错误。 3)没有找到参考设计? 没关系。先确定大IC芯片，找datasheet，看其关键参数是否符合自己的要求，哪些才是自己需要的关键参数，以及能否看懂这些关键参数，都是硬件工程师的能力的体现，这也需要长期地慢慢地积累。这期间，要善于提问，因为自己不懂的东西，别人往往一句话就能点醒你，尤其是硬件设计。 4)硬件电路设计主要是三个部分，原理图，pcb，物料清单(BOM)表。 原理图设计就是将前面的思路转化为电路原理图。它很像我们教科书上的电路图。
pcb涉及到实际的电路板，它根据原理图转化而来的网表(网表是沟通原理图和pcb之间的桥梁)，而将具体的元器件的封装放置(布局)在电路板上，然后根据飞线(也叫预拉线)连接其电信号(布线)。完成了pcb布局布线后，要用到哪些元器件应该有所归纳，所以我们将用到BOM表。 5)用什么工具? Protel，也就是altimuml容易上手，在国内也比较流行，应付一般的工作已经足够，适合初入门的设计者使用。 6)to be continued...... 其实无论用简单的protel或者复杂的cadence工具，硬件设计大环节是一样的(protel上的操作类似windwos，是post-command型的;而cadence的产品concept&allegro是pre-command型的，用惯了protel，突然转向cadence的工具，会不习惯就是这个原因)。设计大环节都要有1)原理图设计。2)pcb设计。3)制作BOM 表。现在简要谈一下设计流程(步骤)： 1)原理图库建立。要将一个新元件摆放在原理图上，我们必须得建立改元件的库。库中主要定义了该新元件的管脚定义及其属性，并且以具体的图形形式来代表(我们常常看到的是一个矩形(代表其IC BODY)，周围许多短线(代表IC管脚))。protel创建库及其简单，而且因为用的人多，许多元件都能找到现成的库，这一点对使用者极为方便。应搞清楚ic body，ic pins，input pin，output pin，analog pin，digital pin，power pin等区别。 2)有了充足的库之后，就可以在原理图上画图了，按照datasheet和系统设计的要
硬件测试试题 一、选择题（一题2分） 1、采用RS232串行通信至少需要三根线，其中不包括（A） A、电源线 B、地线 C、发送数据线 D、接收数据线 2、RS232串口通信中，表示逻辑1的电平是（D ）。 A、0v B、3.3v C、＋5v～＋15v D、－5v～－15v 3、RS232串口通信中，表示逻辑0的电平是（C） A、0v B、3.3v C、＋5v～＋15v D、－5v～－15v 4. 以下几种可以作为硬件测试标准的输入（ABC ） A.用户需求 B.国标 C.产品规格
D.硬件测试工程师的经验 5.下列属于产品可靠性指标的有（ABD ） A.失效率 B.平均寿命 C.直通率 D.维修度 6. 常见的信号完整性问题有（ABCD） A.过冲 B.反射 C.震荡 D.环绕 7.致命性的故障发生在系统上电检测时，一般会导致( B ) A.重新启动 B.系统死机 C.软件故障 D.出错信息 8.根据产品故障产生源可以分为（D） A.电源故障 B.元件故障 C.软件故障 D.以上都是 9.以下属于EMC测试指标的有（AB）
A.群脉冲抗扰度 B.浪涌抗扰度 C.总谐波失真 D.传导杂散 10.产品验收测试的合格通过标准是（ABCD） A.产品需求分析说明书中定义的所有功能全部实现，性能指标全部达到要求。 B.所有测试项没有残余一级、二级、三级BUG。 C.立项审批表、需求分析文档、设计文档一致。 D.验收测试工件齐全 11.常用视频接口主要包括以下几种（ABCD） A. VGA接口 B DVI接口 C HDMI接口 D SDI接口 12.下面哪种接口传输模拟视频信号（A） A. VGA接口 B DVI接口 C HDMI接口 D SDI接口 13.常用音频接口主要包括（ABC） A. 3.5mm接口
课程大纲 硬件测试技术硬件测试概述 测试前准备 硬件测试的种类与操作 硬件测试的级别 可靠性测试 测试问题解决 测试效果评估 硬件测试参考的通信技术标准测试规范制定 测试人员的培养 2005年9月2005年9月 硬件测试概述 1、硬件测试的概念 测试是为了发现错误而执行操作的过程 测试是为了证明设计有错，而不是证明设计无错误一个好的测试用例是在于它能发现至今未发现的错误一个成功的测试是发现了“至今未发现的错误”的测试 硬件测试概述 2、硬件测试的目的 测试的目的决定了如何去组织测试。如果测试的目的是为了尽可能多地找出错误，那么测试就应该直接针对设计比较复杂的部分或是以前出错比较多的位置。如果测试目的是为了给最终用户提供具有一定可信度的质量评价，那么测试就应该直接针对在实际应用中会经常用到的商业假设。 综合评估，决定产品的测试方向！
3、硬件测试的目标——产品的零缺陷 关注点：产品规格功能的实现，性能指标，可靠性，可测试性，易用性等。 实现的保障：产品的零缺陷构筑于最底层的设计，源于每一个函数、每一行代码、每一部分单元电路及每一个电信号。测试就是要排除每一处故障和每一处隐患，从而构建一个零缺陷的产品。 MTBF不是计算出来的，而是设计出来的。4、硬件测试的意义 测试并不仅仅是为了要找出错误。通过分析错误产生的原因和错误的分布特征，可以帮助项目管理者发现当前设计过程的缺陷，以便改进。同时，这种分析也能帮助我们设计出有针对性地检测方法，改善测试的有效性。 没有发现错误的测试也是有价值的，完整的测试是评定测试质量的一种方法。 2005年9月2005年9月 硬件测试概述 5、目前业界硬件测试的开展状况 随着质量的进一步要求，硬件测试工作在产品研发阶段的投入比例已经向测试倾斜，许多知名的国际企业，硬件测试人员的数量要远大于开发人员。而且对于硬件测试人员的技术水平要求也要大于开发人员。 硬件测试概述 6、硬件测试在企业价值链中的地位 ——采购——研发——测试——生产——销售—— 测试是每项成功产品的必经环节
硬件电子电路基础
第一章半导体器件 §1-1 半导体基础知识 一、什么是半导体 半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si 锗Ge等＋4价元素以及化合物）
二、半导体的导电特性 本征半导体――纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略） 1、半导体的导电率会在外界因素作用下发生变化 ?掺杂──管子 ?温度──热敏元件 ?光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴 ?自由电子──受束缚的电子（－） ?空穴──电子跳走以后留下的坑（＋） 三、杂质半导体──N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 ?N型半导体（自由电子多） 掺杂为＋5价元素。如：磷；砷P──＋5价使自由电子大大增加原理：Si──＋4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 ?P型半导体（空穴多） 掺杂为＋3价元素。如：硼；铝使空穴大大增加 原理：Si──＋4价B与Si形成共价键后多余了一个空穴。 B──＋3价 载流子组成：
o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子 结论：N型半导体中的多数载流子为自由电子； P型半导体中的多数载流子为空穴。 §1-2 PN结 一、PN结的基本原理 1、什么是PN结 将一块P型半导体和一块N型半导体紧密第结合在一起时，交界面两侧的那部分区域。 2、PN结的结构 分界面上的情况： P区：空穴多 N区：自由电子多 扩散运动： 多的往少的那去，并被复合掉。留下了正、负离子。 （正、负离子不能移动） 留下了一个正、负离子区──耗尽区。 由正、负离子区形成了一个内建电场（即势垒高度）。 方向：N--> P 大小：与材料和温度有关。（很小，约零点几伏）
2系统方案设计 2.1 数字示波器的工作原理 图2.1 数字示波器显示原理 数字示波器的工作原理可以用图2.1 来描述，当输入被测信号从无源探头进入到数字示波器，首先通过的是示波器的信号调理模块，由于后续的A/D模数转换器对其测量电压有一个规定的量程范围，所以，示波器的信号调理模块就是负责对输入信号的预先处理，通过放大器放大或者通过衰减网络衰减到一定合适的幅度，然后才进入A/D转换器。在这一阶段，微控制器可设置放大和衰减的倍数来让用户选择调整信号的幅度和位置范围。 在A/D采样模块阶段，信号实时在离散点采样，采样位置的信号电压转换为数字值，而这些数字值成为采样点。该处理过程称为信号数字化。A/D采样的采样时钟决定了ADC采样的频度。该速率被称为采样速率，表示为样值每秒（S/s）。A/D模数转换器最终将输入信号转换为二进制数据，传送给捕获存储区。 因为处理器的速度跟不上高速A/D模数转换器的转换速度，所以在两者之间需要添加一个高速缓存，明显，这里捕获存储区就是充当高速缓存的角色。来自ADC的采样点存储在捕获存储区，叫做波形点。几个采样点可以组成一个波形点，波形点共同组成一条波形记录，创建一条波形记录的波形点的数量称为记录长度。捕获存储区内部还应包括一个触发系统，触发系统决定记录的起始和终止点。 被测的模拟信号在显示之前要通过微处理器的处理，微处理器处理信号，包括获取信号的电压峰峰值、有效值、周期、频率、上升时间、相位、延迟、占空比、均方值等信息，然后调整显示运行。最后，信号通过显示器的显存显示在屏幕上。 2.2 数字示波器的重要技术指标 （1）频带宽度 当示波器输入不同频率的等幅正弦信号时，屏幕上显示的信号幅度下降3dB 所对应的输入信号上、下限频率之差，称为示波器的频带宽度，单位为MHz或GHz。
硬件开发管理流程 1目的 1.1使开发人员的开发工作能够按照一定的程序进行，保证开发工作的顺 利进行。 1.2使开发工作的管理流程化，保证开发产品的品质。 1.3确保有较高的开发与管理效率。 2范围 2.1本流程适用于硬件部产品硬件开发过程。 3职责 3.1由硬件部负责产品的硬件开发，修正及发行相关文件。 3.2由品管部负责产品开发过程的审核、监督与产品质量的控制、评定。4定义 4.1PCB：Printed Circuit Board印刷电路板 4.2BOM：Bill Of Material 材料表 5程序 5.1新产品硬件开发程序 5.1.1接收新需求 5.1.1.1由市场部提交已通过可行性分析的《客户需求明细》。 5.1.2硬件部针对客户产品需求进行详细硬件参数分析，制定设计方案 与规划，并填写《硬件开发设计规划》 5.1.3原理图设计 5.1.3.1硬件部完成产品原理图设计。 5.1.3.2同部门相关人员负责原理图设计的检查与审核，如不通过 则进行修改，并填写《硬件设计记录表》。 5.1.4PCB设计 5.1.4.1硬件部依据本公司PCB设计规范完成PCB图设计。 5.1.4.2同部门相关人员负责PCB设计的检查与审核，如不通过则 进行修改，并填写《硬件设计记录表》。 5.1.5PCB光绘文件设计 5.1.5.1PCB设计完成并通过审核后，出相应光绘文件。 5.1.5.2同部门相关人员负责光绘文件的检查与审核，如不通过则 进行修改，并填写《硬件设计记录表》。 5.1.6BOM表设计 5.1. 6.1根据原理图出相应产品BOM表。 5.1. 6.2同部门相关人员负责BOM表的检查与审核，如不通过则进 行修改，并填写《硬件设计记录表》。 5.1.7PCB打样，申请器件样片 5.1.7.1硬件部将PCB光绘文件及《PCB制作申请表》交至采购部 门联系安排PCB板打样。 5.1.7.2硬件部到材料库领用配套调试所需的器件，如材料库没有 的，硬件部将欠缺的器件清单交至采购部进行采购。 5.1.8焊接与装配样板 5.1.8.1PCB打样完成后，硬件部负责完成样板的器件焊接与装配。
1、硬件验收流程 ●验收申请 ①验收申请人经上级主管批准后，提前填写《验收申请》，E-mail给本部门经理、 品质保证部经理和相关测试人员。 ②测试人员确定验收开始时间及验收周期后予以答复。 ●提交文档 ①经部门经理审核通过，验收申请人将《测试用例》、《操作手册》、《技术说明书》 等文档提交品质保证部。 ●验收测试 ①硬件开发产品提交品质保证部验收时，至少提供1台完整的样机，最好2台， 用于一致性测试。 ②测试人员参照验收申请人提供的《测试用例》、《操作手册》、《技术说明书》、《通 讯规约》等文档，并按照《硬件产品验收规范》的要求对样机进行测试，同时 填写《验收记录》。 ③产品验收测试通过后，形成《验收报告》。 ④产品测试的每个对象可以有2次测试机会，如果2次确认测试不通过，除非经 过特批，否则品质保证部将不再对该对象进行验收测试。 ●出外检测 ①对于公司没有条件检测的一些测验项目，由品质保证部组织去相关的检测部门 进行检测。 ●记录管理 ①相关验收记录由品质保证部归档管理。 下图为验收流程图：
2、检验项目及方法
●外观检测 ①产品本身 设备外壳表面明显处应标有相应的标志，且清楚易读并不易涂掉。如：制造厂名称或商标、产品型号、产品序列号、精度等级、电源输入范围等。同时，保证外壳无云纹、裂痕、变形。 ②包装标志 包装器材上应有企业名称、详细地址、产品名称、产品型号、产品标准号、制造日期及注意事项等标识。 ③包装材料 产品的包装材料应采用易自然降解的环保包装材料，不得采用不易降解易引起环境污染的包装材料。产品包装应对产品具有保护作用。 ●基本功能 ①状态量（遥信）采集功能 a)采集容量测试 功能要求：设备（或其说明书）上应明确标明遥信的容量。 试验方法：按接线端子定义对每路进行实测，所有遥信应采集正常并且一一对应。 b)遥信正确性测试 功能要求：用机械触点“闭合”和“断开”表示状态量，只考虑无源空触点接入方式； 输入回路应有电气隔离及滤波回路，延时时间10ms—100ms；用一位码表 示时:闭合对应的二进制码“1”，断开对应的二进制码“0”；用两位码表 示时:闭合对应的二进制码“10”，断开对应的二进制码“01”；遥信变位 时，设备应能正确反映变位的状态。 试验方法：在状态信号模拟器上拨动任一路试验开关，观察被试设备对应遥信位的变化，且与拨动的开关状态一致，重复上述试验10次以上。 c)事件顺序记录正确性测试（SOE）
硬件设计流程 一、硬件设计 １．1单板设计需求 单板设计之前需要明确单板的设计需求。单板的功能属性。单板的设计目的，使用场合,具体需求包括: 1.单板外部接口的种类，接口的数量，电气属性即电平标准。 2.单板内部的接口种类，电气属性。 3.单板外部输入电源大小 4.单板的尺寸 5.单板的使用场合,防护标准 若设计中需要用到CPU，需要确定设计中需要用到的FLASH大小和需求的内存的大小和ＣPU的处理能力。单板设计需求中需要明确单板的名字和版本并且要以文档的形式表现出来，是后续单板设计和追溯的主要依据。 单板设计需求完成之后,需要召开项目评审会，需要对设计需求说明中各类需求逐个确认。当各类需求均满足设计需要时则进入下一步。 １.2 单板设计说明 单板需求明确后,需要开始编写单板设计说明。其中需要包括单板设计所需要的各种信息如： 1.单板设计详细方案，需要具体到用到什么芯片,什么接口。 2.器件选型，器件选型需要满足设计的需求。 3.单板功耗、单板选型之后需要确定单板的功耗，为单板散热和电源设计提供依据 4.电源设计、电源设计需要包含单板中需要用到的各类电源。若相同的电源需要做隔离 的需要做需要详细指出。 5.时钟设计，单板若是用到多种时钟，则需要描述时钟的设计方法，时钟拓扑。 6.单板的实际尺寸 7.详细描述各个功能模块给出详细的设计方法 8.详细描述各接口的设计方法和接口的电气属性。 若设计模块有多种设计方法,选择在本设计中最佳的设计方案。若软件对单板中用到的器件有独特的要求，需要明确指出（如对某些制定管脚的使用情况）。除了各个功能模块之外单板设计说明中需要详细描述接口的防护方法。设计说明需要以文档的形式给出，是单板设计过程中重要的文档,其中需要包括单板的名称和单板的版本。如果有条件单板设计说明完成后项目中进行评审。 1.3原理图设计 设计说明完成之后就要开始单板的原理图设计,单板设计说明是单板原理图设计的重要依据。原理图设计之气需要确定单板设计用用到的各个器件原理图库中是否具有原理图符号,如果没有需要提前绘制。新绘制的原理图符号需要反应器件的电气属性,器件型号，最好包含品号信息，绘制完成之后将其放到相应的库中,原理图设计需要包含: 1.各个器件接口的正确电气连接。 2.原理图中的各个器件需要有单独的位号。 3.原理图中需要包含安装孔和定位孔。 4.原理图中的兼容设计或者在实际应用中不需要焊接的器件需要在原理图中明确标出。 原理图的名字需要和单板的名字一致。考虑到单板上所用器件可能会有较长的采购周
1.1电路硬件设计基础 1.1.1电路设计 硬件电路设计原理 嵌入式系统的硬件设计主要分3个步骤：设计电路原理图、生成网络表、设计印制电路板，如下图所示。 图1-1硬件设计的3个步骤 进行硬件设计开发，首先要进行原理图设计，需要将一个个元器件按一定的逻辑关系连接起来。设计一个原理图的元件来源是“原理图库”，除了元件库外还可以由用户自己增加建立新的元件，用户可以用这些元件来实现所要设计产品的逻辑功能。例如利用Protel 中的画线、总线等工具，将电路中具有电气意义的导线、符号和标识根据设计要求连接起来，构成一个完整的原理图。 原理图设计完成后要进行网络表输出。网络表是电路原理设计和印制电路板设计中的一个桥梁，它是设计工具软件自动布线的灵魂，可以从原理图中生成，也可以从印制电路板图中提取。常见的原理图输入工具都具有Verilog/VHDL网络表生成功能，这些网络表包含所有的元件及元件之间的网络连接关系。 原理图设计完成后就可进行印制电路板设计。进行印制电路板设计时，可以利用Protel 提供的包括自动布线、各种设计规则的确定、叠层的设计、布线方式的设计、信号完整性设计等强大的布线功能，完成复杂的印制电路板设计，达到系统的准确性、功能性、可靠性设计。 电路设计方法(有效步骤) 电路原理图设计不仅是整个电路设计的第一步，也是电路设计的基础。由于以后的设计工作都是以此为基础，因此电路原理图的好坏直接影响到以后的设计工作。电路原理图的具体设计步骤，如图所示。
图1-2原理图设计流程图 （1）建立元件库中没有的库元件 元件库中保存的元件只有常用元件。设计者在设计时首先碰到的问题往往就是库中没有原理图中的部分元件。这时设计者只有利用设计软件提供的元件编辑功能建立新的库元件，然后才能进行原理图设计。 当采用片上系统的设计方法时，系统电路是针对封装的引脚关系图，与传统的设计方法中采用逻辑关系的库元件不同。 （2）设置图纸属性 设计者根据实际电路的复杂程度设置图纸大小和类型。图纸属性的设置过程实际上是建立设计平台的过程。设计者只有设置好这个工作平台，才能够在上面设计符合要求的电路图。 （3）放置元件 在这个阶段，设计者根据原理图的需要，将元件从元件库中取出放置到图纸上，并根据原理图的需要进行调整，修改位置，对元件的编号、封装进行设置等，为下一步的工作打下基础。 （4）原理图布线 在这个阶段，设计者根据原理图的需要，利用设计软件提供的各种工具和指令进行布线，将工作平面上的元件用具有电气意义的导线、符号连接起来，构成一个完整的原理图。 （5）检查与校对 在该阶段，设计者利用设计软件提供的各种检测功能对所绘制的原理图进行检查与校对，以保证原理图符合电气规则，同时还应力求做到布局美观。这个过程包括校对元件、导线位置调整以及更改元件的属性等。 （6）电路分析与仿真 这一步，设计者利用原理图仿真软件或设计软件提供的强大的电路仿真功能，对原理图的性能指标进行仿真，使设计者在原理图中就能对自己设计的电路性能指标进行观察、测试，从而避免前期问题后移，造成不必要的返工。
平台的选择很多时候和系统选择的算法是相关的，所以如果要提高架构，平台的设计能力，得不断提高自身的算法设计，复杂度评估能力，带宽分析能力。 常用的主处理器芯片有：单片机，ASIC，RISC(DEC Alpha、ARC、ARM、MIPS、PowerPC、SPARC和SuperH )，DSP和FPGA等，这些处理器的比较在网上有很多的文章，在这里不老生常谈了，这里只提1个典型的主处理器选型案例。 比如市场上现在有很多高清网络摄像机（HD-IPNC）的设计需求，而IPNC的解决方案也层出不穷，TI的解决方案有DM355、DM365、DM368等，海思提供的方案则有Hi3512、Hi3515、Hi3520等，NXP提供的方案有PNX1700、PNX1005等。 对于HD-IPNC的主处理芯片，有几个主要的技术指标：视频分辨率，视频编码器算法，最高支持的图像抓拍分辨率，CMOS的图像预处理能力，以及网络协议栈的开发平台。 Hi3512单芯片实现720P30 编解码能力，满足高清IP Camera应用, Hi3515可实现1080P30的编解码能力，持续提升高清IP Camera的性能。 DM355单芯片实现720P30 MPEG4编解码能力，DM365单芯片实现720P30 编解码能力, DM368单芯片实现1080P30 编解码能力。 DM355是2007 Q3推出的，DM365是2009 Q1推出的，DM368是2010 Q2推出的。海思的同档次解决方案也基本上与之同时出现。 海思和TI的解决方案都是基于linux，对于网络协议栈的开发而言，开源社区的资源是没有区别的，区别的只在于芯片供应商提供的SDK开发包，两家公司的SDK离产品都有一定的距离，但是linux的网络开发并不是一个技术难点，所以并不影响产品的推广。 作为IPNC的解决方案，在720P时代，海思的解决方案相对于TI的解决方案，其优势是支持了编解码算法，而TI只支持了MPEG4的编解码算法。虽然在2008年初，MPEG4的劣势在市场上已经开始体现出来，但在当时这似乎并不影响DM355的推广。 对于最高支持的图像抓拍分辨率，海思的解决方案可以支持支持JPEG抓拍3M Pixels@5fps，DM355最高可以支持5M Pixels，虽然当时没有成功的开发成5M Pixel的抓拍（内存分配得有点儿问题，后来就不折腾了），但是至少4M Pixel 的抓拍是实现了的，而且有几个朋友已经实现了2560x1920这个接近5M Pixel 的抓拍，所以在这一点上DM355稍微胜出。 因为在高清分辨率下，CCD传感器非常昂贵，而CMOS传感器像原尺寸又做不大，导致本身在低照度下就性能欠佳的CMOS传感器的成像质量在高分辨率时变差，
硬件测试工程师岗位的主要职责描述 硬件测试工程师岗位的主要职责描述1 职责： 1.负责360IOT业务线家庭智能安防产品的硬件固件测试，负责从试产到量产导入的品质保证工作; 2.根据项目需求、硬件规格书以及相关测试标准，设计测试标准以及测试计划、编写测试用例、执行测试，保证测试质量，并总结设备通用测试用例。 3.负责对硬件质量问题进行跟踪分析和报告，推动测试中发现的问题及时合理地解决，向研发部门提供产品技术以及体验性能改进方面的建议，并追踪落实; 4.负责产品认证技术相关的支持工作，配合公司软件与硬件对接测试工作; 5.负责硬件固件自动化测试与效率提升; 6.负责售前售后反馈问题验证。 职位要求： 1.通信、电子、计算机等相关专业，统招本科及以上学历; 2.三年以上硬件固件测试经验，熟悉工厂生产流程，熟悉从试产到量产导入的品质要求; 3.了解C、C++语言，了解嵌入式测试基本方法; 4.具备基本的电路等相关知识，熟悉硬件工作原理，能够读懂原理图位置图;
硬件测试工程师岗位的主要职责描述2 职责： 1、熟练完成各类产品售后服务工作，及时解答客户疑问 2、在客户、市场、技术之间起到良好的交流沟通作用; 3、实施方案撰写，产品的实施部署及故障排查; 4、解答客户的有关技术方面问题，为顾客提供技术服务 5、负责软件和硬件的测试工作 任职要求： 1、计算机、电子及相关专业 2、了解基本电子电路、网络知识 3、熟练掌握办公OFFICE软件 4、有清晰的表达、沟通能力、学习能力 5、工作细致认真，责任心强 硬件测试工程师岗位的主要职责描述3 职责： 1、负责公司产品的硬件系统测试管理工作，与开发人员、项目管理人员沟通和协作，推动整个项目的顺利进行; 2、编写公司产品的硬件测试方案与计划，完成公司产品测试工作任务;
收音机调试步骤及调试方法 一．AM、IF中频调试 1、仪器接线图 扫频仪频标点频率为：450KHZ、455KHZ 、460KHZ或460KHZ、465KHZ 、 470KHZ。 扫频仪 1、检波输出 2、3正负电源4、RF信号输入5、检波输入（INPUT）6频标点 信号输入（PUISE INPUT）7、水平信号输入（HOR、INPUT） 2：测试点及信号的连接： A：正负电源测试点（如电路板中的CD4两端或AC输入端） 正负电源测试点从线路中的正负供电端的测试点输入。 B：RF射频信号输入（如CD2003的○4脚输入）。 RF射频信号由扫频仪输出后接到衰减器输入端，经衰减器衰减后输出端接到测试架上的RF输入端，在测试架上再串联一个10PF 的瓷片电容后，从电路中的变频输出端加入RF信号 将AM的振荡信号短路（即PVC的振荡联短路），或将AM天线RF输入端与高频地短路，（如CD2003○16与PVC地脚短路。） C：检波输出端（如CD2003○11脚为检波输出端） 从IC检波输出端串一个103或104的瓷片电容接到测试架上的OUT输出端。再连接到显示器前面的INPUT端口上以观察波形。
3．调试方法及调试标准 将收音机的电源开关打开并将波段开关切换到AM波段状态，调整中频中周磁帽使波形幅度达到最大（一般为原色或黄色的中周）， 并且以水平线Y轴为基准点，看波形的左右两半边的弧度应基本对 称，以确保基增益达到最大、选择性达到最佳。如图 标准：波形左右两边的弧度基本等等幅相对称， 455KHZ频率在 波形顶端为最理想，偏差不超过±5KHZ。。如果中频无须调试的，则 经标准样机的波形幅度为参考，观察每台机的波形幅度不应小于标准 样机的幅度的3-5DB，一般在显示器上相差为一个方格。 二、FM IF中频调试 １、器接线图 ①扫频仪频率分别为10.6MHZ,10.7MHZ,10.8MHZ至少三个频率点。 1、检波输出 2、3正负电源4、RF信号输入5、检波输入（INPUT）6频标 点信号输入（PUISE INPUT）7、水平信号输入（HOR、INPUT） ②测试点及信号连接；
第三章硬件基础知识学习 通过上一课的学习，我们貌似成功的点亮了一个LED小灯，但是还有一些知识大家还没有 彻底明白。单片机是根据硬件电路图的设计来写代码的，所以我们不仅仅要学习编程知识，还有硬件知识，也要进一步的学习，这节课我们就要来穿插介绍电路硬件知识。 3.1 电磁干扰EMI 第一个知识点，去耦电容的应用，那首先要介绍一下去耦电容的应用背景，这个背景就是电磁干扰，也就是传说中的EMI。 1、冬天的时候，尤其是空气比较干燥的内陆城市，很多朋友都有这样的经历，手触碰到电脑外壳、铁柜子等物品的时候会被电击，实际上这就是“静电放电”现象，也称之为ESD。 2、不知道有没有同学有这样的经历，早期我们使用电钻这种电机设备，并且同时在听收音机或者看电视的时候，收音机或者电视会出现杂音，这就是“快速瞬间群脉冲”的效果，也称之为EFT。 3、以前的老电脑，有的性能不是很好，带电热插拔优盘、移动硬盘等外围设备的时候，内部会产生一个百万分之一秒的电源切换，直接导致电脑出现蓝屏或者重启现象，就是热插拔的“浪涌”效果，称之为Surge... ... 电磁干扰的内容有很多，我们这里不能一一列举，但是有些内容非常重要，后边我们要一点点的了解。这些问题大家不要认为是小问题，比如一个简单的静电放电，我们用手能感觉到的静电，可能已经达到3KV以上，如果用眼睛能看得到的，至少是5KV了，只是因为 这个电压虽然很高，电量却很小，因此不会对人体造成伤害。但是我们应用的这些半导体元器件就不一样了，一旦瞬间电压过高，就有可能造成器件的损坏。而且，即使不损坏，在2、3里边介绍的两种现象，也严重干扰到我们正常使用电子设备了。 基于以上的这些问题，就诞生了电磁兼容(EMC)这个名词。这节课我们仅仅讲一下去耦
如果是自己焊板子自己调，适合小规模系统 1.拿到PCB裸板时，检查加工的怎么样，测量一下电源地有没有短路的。 2. 焊接上电源芯片，通上电源，把电源调通，看看电压是不是都正常，纹波系数是否超标。 3. 焊上主控制器芯片（微处理器），及其相关最小外围电路，jtag调试，串口，ram，rom，就是先让最小系统跑起来。 如果jtag都是好的，写个hello，world看看cpu内核能部不能工作，调试外部的ram，rom。 写外设测试驱动，测试驱动很考量人的，一般是要由硬件工程师来干，但是就看水平怎么样了，总会出现硬件的人厌软件错误，软件的人厌硬件错误。 找外面焊接回来的板子也一样这个步骤。 板子突然不work了怎么办？ 1.测量电压 2.测量晶振（体）是否起振，注意晶体的输出幅值比较小，晶振则和其电压相差不大 3. 用无水酒精把板子擦洗一遍，应为在调试的过程中某些管脚总会搞进点污秽，引起短路，这个方法解决了我碰到过的大约40%左右的板子突然罢工。 4.尝试降低频率。 搞这个的人就是知识面越广越好，干过的系统越多越好，像v哥那样最nb "测量电压“这一个放第1充分说明了这位贤弟确实是实战中成长的。非常正确。加一条： 一定要把LED电路调通。从而，软件工程师可以通过LED发光颜色来调试板子
和硬件。。。 呵呵呵也算是比较务实的解决办法 想当年我也是这样调硬件的，就是没写帖子，哈哈， 我觉得不管是做硬件，还是软件，最重要的是思想，是分析问题的能力，逻辑思维一定要清晰， 没测一项就要能排除一些问题，不要做一些重复的测试，记不住就用本子写下来。 高手的经验几乎有些神似 虽说自己在硬件调试上远没有达到牛人级的水平，手上过的板子也没多少，但是硬件调试中遇到的记忆深刻或者让自己痛不欲生（呵呵，有点夸张，但有时就是如此）问题还是很有一些，自己也总结过一些东西，特别是每次看到学生在硬件调试时遇到问题难以克服而无助无辜无厘头的样子时，总是想写下点什么： 首先拿到打样的PCB板时，不急着焊元件，检查下PCB，有时候PCB本身就短路或开路，特别是电源部分，要是全部焊好后再找问题，会找死人的！ 其次调试时最好是一步步来（不要一次把所有元件全焊上），焊一部份调一部份。这样可以减少不必要的工作量，达到事半功倍的效果。先调电源，电源没有问题了，再往下调。 然后再调CUP的硬件部份，复位电压，晶振，CUP电压，地，及周围IC的电源，地。确认没有问题后，基本可以确认硬件没有什么大问题，接着通电进行整机调式，看看工作的状态是否与你理解的一样。如果出现问题，那对照原理，按
模拟电路设计基础知识(笔试时候容易遇到的 题目) 1、最基本的如三极管曲线特性(太低极了点) 2、基本放大电路，种类，优缺点，特别是广泛采用差分结构的原因 3、反馈之类，如：负反馈的优点（带宽变大） 4、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法 5、锁相环电路组成，振荡器（比如用D触发器如何搭） 6、A/D电路组成,工作原理如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究 ic设计的话需要熟悉的软件adence, Synopsys, Advant，UNIX当然也要大概会操作实际工作所需要的一些技术知识(面试容易问到) 如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就不一样了，不好说什么了。 2、数字电路设计当然必问Verilog/VHDL，如设计计数器逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等比如：设计一个自动售货
机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数1、画出fsm（有限状态机）2、用verilog编程，语法要符合fpga设计的要求系统方面：如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题3、单片机、DSP、FPG A、嵌入式方面（从没碰过，就大概知道几个名字胡扯几句，欢迎拍砖，也欢迎牛人帮忙补充）如单片机中断几个/类型，编中断程序注意什么问题 DSP的结构（冯、诺伊曼结构吗？）嵌入式处理器类型(如ARM)，操作系统种类 （Vxworks,ucos,winCE,linux），操作系统方面偏CS方向了，在CS篇里面讲了4、信号系统基础拉氏变换与Z变换公式等类似东西，随便翻翻书把如、h(n)=-a*h(n-1)+b*δ(n) a、求h(n)的z变换 b、问该系统是否为稳定系统 c、写出F IR数字滤波器的差分方程以往各种笔试题举例利用4选1实现F(x,y,z)=xz+yz 用mos管搭出一个二输入与非门。 用传输门和倒向器搭一个边沿触发器用运算放大器组成一个10倍的放大器微波电路的匹配电阻。 名词解释，无聊的外文缩写罢了，比如PCI、EC C、DDR、interrupt、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散傅立叶变换） 或者是中文的，比如 a量化误差 b、直方图 c、白平衡共同的注
硬件电路板设计规范 制定此《规范》的目的和出发点是为了培养硬件开发人员严谨、务实的工作作风和严肃、认真的工作态度，增强硬件开发人员的责任感和使命感，提高工作效率和开发成功率，保证产品质量。 1、深入理解设计需求，从需求中整理出电路功能模块和性能指标要求； 2、根据功能和性能需求制定总体设计方案，对CPU等主芯片进行选型，CPU 选型有以下几点要求： 1）容易采购，性价比高； 2）容易开发：体现在硬件调试工具种类多，参考设计多，软件资源丰富，成功案例多； 3）可扩展性好； 3、针对已经选定的CPU芯片，选择一个与我们需求比较接近的成功参考设计。 一般CPU生产商或他们的合作方都会对每款CPU芯片做若干开发板进行验证，厂家最后公开给用户的参考设计图虽说不是产品级的东西，也应该是经过严格验证的，否则也会影响到他们的芯片推广应用，纵然参考设计的外围电路有可推敲的地方，CPU本身的管脚连接使用方法也绝对是值得我们信赖的，当然如果万一出现多个参考设计某些管脚连接方式不同，可以细读CPU芯片手册和勘误表，或者找厂商确认；另外在设计之前，最好我们能外借或者购买一块选定的参考板进
行软件验证，如果没问题那么硬件参考设计也是可以信赖的；但要注意一点，现在很多CPU都有若干种启动模式，我们要选一种最适合的启动模式，或者做成兼容设计； 4、根据需求对外设功能模块进行元器件选型，元器件选型应该遵守以下原则： 1）普遍性原则：所选的元器件要被广泛使用验证过的尽量少使用冷、偏芯片，减少风险； 2）高性价比原则：在功能、性能、使用率都相近的情况下，尽量选择价格比较好的元器件，减少成本； 3）采购方便原则：尽量选择容易买到，供货周期短的元器件； 4）持续发展原则：尽量选择在可预见的时间内不会停产的元器件； 5）可替代原则：尽量选择pin to pin兼容种类比较多的元器件； 6）向上兼容原则：尽量选择以前老产品用过的元器件； 7）资源节约原则：尽量用上元器件的全部功能和管脚； 5、对选定的CPU参考设计原理图外围电路进行修改，修改时对于每个功能模块都要找至少3个相同外围芯片的成功参考设计，如果找到的参考设计连接方法都是完全一样的，那么基本可以放心参照设计，但即使只有一个参考设计与其他的不一样，也不能简单地少数服从多数，而是要细读芯片数据手册，深入理解那些管脚含义，多方讨论，联系芯片厂技术支持，最终确定科学、正确的连接方式，如果仍有疑义，可以做兼容设计；当然，如果所采用的成功参考设计已经是
硬件电子电路基础关于本课程 § 4—2乙类功率放大电路 § 4—3丙类功率放大电路 § 4—4丙类谐振倍频电路 第五章正弦波振荡器 § 5—1反馈型正弦波振荡器的工作原理 § 5— 2 LC正弦波振荡电路 § 5— 3 LC振荡器的频率稳定度 § 5—4石英晶体振荡器 § 5— 5 RC正弦波振荡器
第一章半导体器件 §1半导体基础知识 §1PN 结 §-1二极管 §1晶体三极管 §1场效应管 §1半导体基础知识 、什么是半导体半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si锗Ge等+ 4价元素以及化合物） 、半导体的导电特性本征半导体一一纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略）
1、半导体的导电率会在外界因素作用下发生变化 ?掺杂一一管子 *温度--- 热敏元件 ?光照——光敏元件等 2、半导体中的两种载流子一一自由电子和空穴 ?自由电子——受束缚的电子（一） ?空穴——电子跳走以后留下的坑（+ ） 三、杂质半导体——N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 *N型半导体（自由电子多） 掺杂为+ 5价元素。女口：磷；砷P—+ 5价使自由电子大大增加原理：Si—+ 4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子——数量少。 o掺杂后由P提供的自由电子——数量多。 o 空穴——少子 o 自由电子------ 多子 ?P型半导体（空穴多） 掺杂为+ 3价元素。女口：硼；铝使空穴大大增加 原理：Si—+ 4价B与Si形成共价键后多余了一个空穴。 B——+ 3价 载流子组成： o本征激发的空穴和自由电子数量少。 o掺杂后由B提供的空穴——数量多。 o 空穴——多子 o 自由电子——少子
单片机应用设计
概述 单片机是一种大规模的具有计算机基本功能的单片 单片机是一种大规模的具有计算机基本功能的单片集成电路。可以与少量外围电路构成一个小而完善的计算机系统。芯片内置和外围的电路能在软件的控制下准确、迅速、高效地完成程序设计者事先规定的任务。 单片机具有体积小、功耗低、控制功能强、扩 单片机具有体积小、功耗低、控制功能强、扩展灵活、使用方便等优点，广泛应用于仪器仪表、家用电器、医用设备、航空航天、通信产品、智能玩具、汽车电子、专用设备的智能化管理及过程控制等领域。 制等领域。
单片机类型 集中指令集（CISC）和精简指令集（RISC）–采用CISC结构的单片机数据线和指令线分时复 用，即所谓冯.诺伊曼结构。它的指令丰富，功 能较强，但取指令和取数据不能同时进行，速度 受限，价格亦高。 –采用RISC结构的单片机，数据线和指令线分离 ，即所谓哈佛结构。这使得取指令和取数据可同 时进行，且由于一般指令线宽于数据线，使其指 令较同类CISC单片机指令包含更多的处理信息 ，执行效率更高，速度亦更快。同时，这种单片 机指令多为单字节，程序存储器的空间利用率大 大提高，有利于实现超小型化。
常用的几个系列单片机 MCS-51及其兼容系列： –英特尔公司的MCS-51系列单片机是目前应 用最广泛的8位单片机之一，并且ATMEL、 PHILIPS、ADI、MAXIM、LG、 SIEMENS等公司都有其兼容型号的芯片。 这个系列的单片机具有运算与寻址能力强， 存储空间大，片内集成外设丰富，功耗低等 优点，其中大部分兼容芯片都含有片内 FLASH程序存储器，价格便宜。适合应用于 仪器仪表、测控系统、嵌入系统等开发。
（流程管理）硬件开发流程
拟制:______________部门:_______________日期:_______________ 审核:______________部门:_______________日期:_______________ 批准:______________部门:_______________日期: 0.定义 硬件项目组：由硬件开发人员（硬件开发工程师、可靠性工程师、可维护性工程师、信号完整性分析工程师、结构工程师、工艺工程师、系统工程 师、器件工程师、装备工程师等）和单板软件开发人员组成，接受产品 经理和项目开发经理领导，接受业务部硬件经理和研究部经理的指导， 负责完成产品的硬件开发和单板软件的开发工作。 硬件测试组：由研究管理部测试业务部及各业务部测试部、中间试验部测试中心的测试工程师组成，接受测试经理、研究管理部测试业务部及各业
务部测试部、中间试验部测试中心的共同领导，负责拟制硬件测试计划 和系统测试计划，开展测试且提交测试方案。测试组仍应负责硬件测试 工具的开发和调试；同时参和实验局的开局工作；负责试生产准备工作。 1.目的 规范硬件开发流程，控制硬件开发质量，确保硬件开发项目能按预定目标完成，且规范硬件开发工作流程和工艺、结构、电源、物料及可靠性设计等项工作的接口关系。 2.范围 适用于所有硬件及单板软件的开发。 3.流程提要 3.1单板硬件开发及过程控制（器件选型、结构、电源、工艺、产品数据、可靠性等项工作同时开展） 3.2单板调试、测试 4.输入 4.1硬件总体设计方案(4/DC-RDS-I04-01-03) 4.2软件总体设计方案 4.3单板装备设计方案(4/DC-RDS-I04-01-002-03) 4.4单板PCB设计要求(4/DC-RDS-I04-01-002-06) 5.输出 5.1单板软件详细设计方案 5.2单板硬件详细设计方案